[发明专利]SOI器件及其构成静电保护器件结构

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种SOI器件；本发明还涉及由所述SOI器件构成的静电保护结构。

背景技术

静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。

SOI(Silicon-On-Insulator，绝缘衬底上的硅)是硅晶体管结构在绝缘体之上的意思，原理就是在Silicon(硅)晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。此外，SOI材料还被用来制造MEMS光开关，如利用体微机械加工技术。

SOI器件用于静电保护时，其触发电压太高以致无法均匀导通。通常要求静电保护器件的触发电压小于其本身失效电压以达到均匀开启之目的。而使用通常的SOI器件，其触发电压不会低于N型扩散区与P型阱的击穿电压，因此击穿电压较高，而且受工艺本身限制很难调整。

发明内容

本发明要解决的技术问题是提供一种与现有SOI器件比较能降低SOI器件触发电压的SOI器件。本发明还提供了由所述SOI器件构成的静电保护结构。

为解决上述技术问题，本发明的SOI器件，包括：一NMOS管位于所述绝缘氧化层上方包括：P型阱两侧的第一N型扩散区即漏区和第二N型扩散区即源区以及P型阱上方的多晶硅栅；第一和第二N型扩散区的另一侧形成有场氧化层，层间氧介质位于所述第一N型扩散区、第二N型扩散区和场氧化层的上方，所述层间氧介质将所述多晶硅栅与所述P型阱隔离，所述层间氧介质中具有金属通孔将第一和第二N型扩散区引出，其特征是：还具有一位于所述多晶硅栅上方的金属层，所述多晶硅栅和金属层被所述层间氧介质隔离，所述多晶硅栅和金属层之间层间氧介质的厚度小于该器件其他区域层间氧介质的厚度，且所述多晶硅栅和金属层之间层间氧介质的厚度大于等于3500埃。

一种具有所述SOI器件的SOI静电保护器件结构，在上述SOI器件基础上还包括一连接于所述多晶硅栅和地之间的电阻，所述第一N型扩散区即漏区通过一金属板连接静电端，所述第二N型扩散区即源区和P型阱接地。

其中，所述电阻的阻值为大于10K欧姆。

一种具有上述SOI器件的SOI静电保护器件结构，其中：该静电保护结构由多个所述SOI器件组成，该静电保护结构两边最外侧是SOI器件NMOS管的源区，除两边最外侧的源区，其它为共漏区或者共源区形成多指状排布。

本发明在多晶硅栅上方形成一层额外的金属板，金属板与多晶硅栅之间有层间氧化介质隔离形成电容结构，此处的层间氧化介质的厚度小于其他区域的介质厚度，且厚度不小于3500A，对于该厚度的要求主要是为了防止金属层与多晶硅栅的隔离太薄，承受不住正常的工作电压(可应用100V以上)。当有静电从High端进入时，同时会加到此金属板上，会在多晶硅栅上耦合电压，使得沟道开启形成电流，进而触发了SOI中NMOS的寄生NPN三极管开启泄放电流。由于静电的上升时间是在纳秒ns级，而正常工作电压的上升时间是毫秒ms级，较静电的上升时间慢了很多，也不容易在多晶硅栅上耦合电压，因此使用此电容耦合触发的方式，不会导致此NMOS器件在正常工作电压下被误触发，本发明的结构能有效降低SOI器件的触发电压。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明SOI器件的结构示意图。

图2是本发明SOI第一种静电保护器件结构实施例的等效电路图。

图3是本发明SOI第二种静电保护器件结构实施例的结构示意图。

图4是本发明SOI器件和传统SOI器件TLP(传输线脉冲)曲线对比示意图。

具体实施方式