[发明专利]一种叠加电容及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种叠加电容及其制作方法。

背景技术

对于金属-氧化物-半导体(Metal-Oxide-Semiconductor，简称MOS)电容，多晶硅-绝缘层-多晶硅(Poly-Insulation-Poly，简称PIP)电容，金属-绝缘体-金属(Metal-Insulation-Metal，简称MIM)电容，大量使用于半导体制造领域，但目前主要为三种电容的独立结构的应用。

对于独立电容结构，单位电容的提高需通过更换更大的介电系数材料或缩小电容介质厚度的方法达成。更换介电材料需要更大的工艺开发成本，介质厚度缩小则往往受限于工艺能力的制约。

因此，为了解决上述技术问题，有必要提出一种新的电容。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供一种叠加电容，包括以层叠形式相互并联的一个MOS电容、一个PIP电容和至少一个MIM电容，

所述MOS电容包括：半导体衬底，在所述半导体衬底内形成有阱区用作所述MOS电容的下极板，所述半导体衬底上形成有栅极介电层，在所述栅极介电层上形成有第一多晶硅层，所述第一多晶硅层用作所述MOS电容的上极板；

所述PIP电容包括:所述第一多晶硅层也用作所述PIP电容的下极板，形成于所述第一多晶硅层上的PIP电容介质层，在所述PIP电容介质层的上方形成有第二多晶硅层，用作所述PIP电容的上极板；

在所述PIP电容和所述MOS电容上形成有第一层间介电层，在所述第一层间介电层上形成有所述MIM电容，该MIM电容包括位于所述第一层间介电层上的所述MIM电容的下极板，位于所述MIM电容的下极板上方的MIM电容介质层以及所述MIM电容的上极板。

进一步，所述PIP电容介质层的面积和所述PIP电容的上极板的面积均小于所述第一多晶硅层的面积。

进一步，所述阱区内形成有阱接触。

进一步，所述阱区为N型阱区或P型阱区；所述阱区为N阱时，阱接触为N+扩散区；阱区为P阱时，阱接触为P+扩散区。

进一步，在所述MIM电容上方形成有第二层间介电层，在所述第二层间介电层上还形成有第二MIM电容，所述第二MIM电容包括：包括位于所述第二层间介电层上的所述第二MIM电容的下极板，位于所述第二MIM电容的下极板上方的第二MIM电容介质层以及所述第二MIM电容的上极板。

进一步，所述MIM电容的上极板与所述第二MIM电容的下极板通过位于所述第二层间介电层内的若干接触孔电连接。

进一步，所述MOS电容的下极板、所述PIP电容的上极板、所述MIM电容的下极板和所述第二MIM电容的上极板电连接；所述第一多晶硅层、所述MIM电容的上极板和所述第二MIM电容的下极板电连接。

本发明实施例二提供一种如实施例一中所述的叠加电容的制作方法，包括步骤：

提供半导体衬底，在所述半导体衬底上制作MOS电容；

以所述MOS电容的上极板作为PIP电容的下极板，在所述MOS电容上形成PIP电容介质层，在所述PIP电容介质层上形成第二多晶硅层，刻蚀所述PIP电容介质层和第二多晶硅层，以形成PIP电容；

在所述PIP电容和所述MOS电容之上形成第一层间介电层，在所述第一层间介电层上形成MIM电容的下极板，在所述MIM电容的下极板上形成MIM电容介质层，在所述MIM电容介质层上构图形成MIM电容的上极板。

进一步，在形成所述MIM电容后还包括：

在所述MIM电容上方形成有第二层间介电层，在所述第二层间介电层内形成若干接触孔，在所述第二层间介电层上形成第二MIM电容的下极板，在所述第二MIM电容的下极板上方形成所述第二MIM电容介质层以及所述第二MIM电容的上极板。

进一步，所述在所述半导体衬底上制作MOS电容，具体为：

步骤一、对所述半导体衬底进行离子注入，形成阱区，所述阱区用作MOS电容的下极板；

步骤二、在所述半导体衬底中形成隔离结构；

步骤三、在所述半导体衬底的器件区上方形成栅极介电层；

步骤四、在所述栅极介电层上形成第一多晶硅层；