[发明专利]通信单元以及切片的射频模块有效
| 申请号: | 201410444535.8 | 申请日: | 2014-09-03 |
| 公开(公告)号: | CN104601193B | 公开(公告)日: | 2018-05-01 |
| 发明(设计)人: | 尼瑞克方;吕思壮;张君玮 | 申请(专利权)人: | 联发科技(新加坡)私人有限公司 |
| 主分类号: | H04B1/40 | 分类号: | H04B1/40 |
| 代理公司: | 北京市万慧达律师事务所11111 | 代理人: | 杨颖,张金芝 |
| 地址: | 新加坡启汇城*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 通信 单元 以及 切片 射频 模块 | ||
技术领域
本发明总体涉及用于降低无线射频(radio frequency,RF)通信单元中的电流量的装置,特别涉及用以降低切片(sliced)的RF通信单元中的电流。
背景技术
在射频(RF)通信单元领域,使用了多个并行的集成电路(integrated circuits,IC)中的切片元件(slicing of components)以及电路,以减少RF通信单元所汲取(drawn)的电流量,由此增加RF通信单元的效率,并且在采用无线设备的情况下,潜在地提高了电池寿命。
参阅图1A,图1A示出一种公知的切片结构100,图1B是该公知的切片结构100中信号的波形图。在这种公知的结构中,本地振荡器(local oscillator)输入102提供本地振荡LO信号120到与逻辑门(AND logic gate)109的第一输入110。N分频模块(divide-by-N module)104,例如,二分频模块,增加了LO信号120的占空比(duty cycle)以及输出DIV2信号122到与逻辑门109的第二输入111。在这种情况下,DIV2信号122的占空比被重新构建,以使得该与逻辑门109输出25%占空比的方波本地振荡器缓冲信号(local oscillator buffered signal,LOBUF)124。
产生LOBUF124的与逻辑门109是噪声敏感模块以及需要高电流来保持LOBUF124的信号强度以及噪声电平中的信号完整性。结果,这些电路通常消耗大量的电流。在公知的切片结构100中,与逻辑门109被分组到单切片128上。
切片结构100的缺点是N分频模块104必须驱动多个切片132,该多个切片132包括噪声敏感电路(与逻辑门109),因此,N分频模块104消耗大量的电流。这种方式潜在的降低了切片结构100的整体效率。实际运作中,N分频模块104被设计以满足一较差情况的场景,由此具有大量的电流开销(current overhead)。
进一步改善切片结构100的电流节省量是有利的。
美国专利(专利号6,072,994)揭示了数字可编程的多功能射频模块具有通用的发射模块。该通用的发射模块是内部可编程可重构的,以及自己包含在多个不同无线模式(radio mode)中的每一个无线模式上的信道化操作,用于将比特流处理成数字信号,转换该数字信号到模拟信号,以及将该模拟信号频率转换成RF信号。天线接口(interface)模块与天线以及该通用的发射模块耦接,用于进一步执行该RF信号的处理,以及用于将进一步处理后的RF信号提供给该天线,以便发射。该通用的发射模块以及该天线接口模块被分开使得该通用的发射模块包括多个元件(component),该多个元件是可编程可重构的操作在多个不同的无线模式中的所有无线模式。
因此,需要一种改进的发射器结构,接收器结构,和/或收发器结构,与现有技术相比,该改进的上述结构能够进一步减少电流损耗。
发明内容
本发明实施例提供一种通信单元以及切片的射频模块,可以减轻电流损耗。
本发明一实施例提供一种通信单元,其包括:至少一个分频器模块,用于接收射频信号以及输出该射频信号的分频代表信号;多个切片的射频模块,其中,该多个切片的射频模块中的每一个包括:用于接收时钟信号的输入;时序同步模块,用于接收该射频信号的分频代表信号,以及在该多个切片的射频模块中,将该射频信号的分频代表信号与该时钟信号同步;至少一个逻辑模块,与该时序同步模块耦接,用于接收该时钟信号以及来自该时序同步模块的同步输出;其中,该至少一个逻辑模块的输出与合并端口耦接,该合并端口用于耦接来自该多个切片的射频模块的多个逻辑模块的输出。其中,时钟信号可以是本地振荡信号。
本发明另一实施例提供一种切片的射频模块,其包括:第一输入端口,用于从至少一个分频器模块接收射频信号的分频代表信号;第二输入端口,用于接收时钟信号;时序同步模块,用于接收该射频信号的分频代表信号,以及将该射频信号的分频代表信号与该时钟信号同步;至少一个逻辑模块,耦接到该时序同步模块,用于接收该时钟信号以及来自该时序同步模块的同步输出;以及输出端口,用于输出该至少一个逻辑模块的输出信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技(新加坡)私人有限公司,未经联发科技(新加坡)私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410444535.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于支持小区间干扰消除的UTRAN增强
- 下一篇:一种手机式智能车载终端





