[发明专利]地址储存电路以及包括地址储存电路的存储器和存储系统

说明书

一种存储器包括：多个字线，多个字线与一个或更多个存储器单元耦接；地址储存单元，其适合于在随机时间储存与输入的第一外部信号相对应的输入地址；以及控制单元，其适合于响应于激活命令而将多个字线中的与输入地址相对应的字线激活，并且当执行刷新操作时刷新利用储存在地址储存单元中的地址选中的一个或更多个目标字线。

相关申请的交叉引用

本申请要求2013年12月11日提交的申请号为10-2013-0154058的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体存储器装置，且更具体地，涉及包括地址储存电路的存储器和存储系统。

背景技术

存储器的存储器单元包括被配置成用作开关的晶体管和被配置成储存电荷(数据)的电容器。根据在电容器中是否存在电荷(即，电容器是否具有高的端电压)，在‘高’(逻辑1)与‘低’(逻辑0)之间区分数据。

原则上，电荷应保留在电容器中且数据的保持不应消耗电力。然而，数据可以能丢失，因为储存在电容器中的初始电荷由于MOS晶体管的PN结引起的电流泄漏而减小。为了防止数据丢失，存储器单元中的数据在丢失之前被读取且基于读取信息电容器被再充电至正常电平。周期性地重复这个操作以保持数据。将单元再充电以保持数据的过程被称作为刷新操作。

图1是示出单元阵列的部分以描述字线干扰现象的图。在图1中，‘BL’表示位线。

在图1中，‘WLK-1’、‘WLK’以及‘WLK+1’表示单元阵列中并联布置的字线。由‘HIGH_ACT’表示的字线WLK是被激活多次或具有高激活频率的字线，且字线WLK-1和WLK+1与字线WLK相邻。‘CELL_K-1’、‘CELL_K’以及‘CELL_K+1’表示与相应的字线WLK-1、WLK以及WLK+1耦接的存储器单元。存储器单元CELL_K-1、CELL_K以及CELL_K+1包括相应的单元晶体管TR_K-1、TR_K以及TR_K+1和相应的单元电容器CAP_K-1、CAP_K以及CAP_K+1。

在图1中，当字线WLK被激活和预充电(或去激活)时，字线WLK-1和WLK+1的电压由于在字线WLK与字线WLK-1和WLK+1之间产生的耦合现象而上升和下降。储存在单元电容器CAP_K-1和CAP_K+1中的电荷量受影响。因此，如果字线WLK被极大地激活-预充电，且因而字线WLK在激活状态与预充电状态之间振荡，则储存在存储器单元CELL_K-1和CELL_K+1中的数据可由于储存在单元电容器CAP_K-1和CAP_K+1中的电荷量的改变而被破坏或丢失。

此外，由于字线在激活状态与预充电状态之间振荡时产生的电磁波，所以电子可以移动至与相邻字线耦接的单元电容器、和从与相邻字线耦接的单元电容器移动，以及储存在存储器单元中的数据可以被破坏或丢失。

发明内容

本发明的各种实施例涉及提供一种存储器和一种存储系统，其中随机地储存激活的字线的地址且刷新相邻的字线，由此防止储存在与这些字线耦接的存储器单元中的数据破坏或丢失。

在实施例中，一种存储器可以包括：多个字线，多个字线与一个或更多个存储器单元耦接；地址储存单元，其适合于在随机时间储存与接收到的第一外部信号相对应的输入地址；以及控制单元，其适合于响应于激活命令而将多个字线中与输入地址相对应的字线激活，并在执行刷新操作时刷新利用储存在地址储存单元中的地址选中的一个或更多个目标字线。

存储器还可以包括地址计数单元，其适合于产生响应于刷新命令而变化的计数地址。

地址储存单元可以包括：随机数发生单元，其适合于响应于激活命令而产生随机数；以及储存单元，其适合于如果从随机数发生单元产生的随机数与设定值相同，则响应于激活命令而储存输入地址。