[发明专利]一种低电压单端读写SRAM存储单元及控制方法

权利要求书

1.一种低电压单端读写SRAM存储单元，其特征在于：包括SRAM基本存储结构和读写分离式的单端电路结构；所述SRAM基本存储结构由交叉耦合反相器构成；所述读写分离式单端电路结构包括写支路和读支路，写支路上设置有交叉耦合反相器的正反馈环切断开关，且写支路所连接的写字线WWL上设置有写字线电压提升电路；读支路所连接的虚拟地线VGND上设置有虚拟地驱动电路。

2.根据权利要求1所述的基于反馈环切断的低电压单端读写SRAM存储单元，其特征在于：包括8个MOS管，分别为第一P型金属氧化物晶体管M1、第二P型金属氧化物晶体管M2、第三N型金属氧化物晶体管M3、第四N型金属氧化物晶体管M4、第五N型金属氧化物晶体管M5、第六N型金属氧化物晶体管M6、第七N型金属氧化物晶体管M7和第八N型金属氧化物晶体管M8，各MOS管之间以及各MOS管与SRAM存储单元外部线路之间的连接关系如下：

第一P型金属氧化物晶体管M1的源极、第二P型金属氧化物晶体管M2的源极和存储阵列电源电压VDD相连；第一P型金属氧化物晶体管M1的栅极、第三N型金属氧化物晶体管M3的栅极、第二P型金属氧化物晶体管M2的漏极、第四N型金属氧化物晶体管M4的漏极和第七N型金属氧化物晶体管M7的栅极相连；第二P型金属氧化物晶体管M2的栅极、第四N型金属氧化物晶体管M4的栅极、第一P型金属氧化物晶体管M1的漏极、第五N型金属氧化物晶体管M5的漏极和第六N型金属氧化物晶体管M6的源极相连；第五N型金属氧化物晶体管M5的源极和第三N型金属氧化物晶体管M3的漏极相连；第三N型金属氧化物晶体管M3的源极、第四N型金属氧化物晶体管M4的源极和存储阵列地GND相连；

第五N型金属氧化物晶体管M5的栅极作为反馈环切断控制信号Cont输入端；第六N型金属氧化物晶体管M6的栅极作为写字线WWL输入端，第六N型金属氧化物晶体管M6的漏极和写位线WBL相连；第七N型金属氧化物晶体管M7的源极和虚拟地线VGND相连；第八N型金属氧化物晶体管M8的栅极作为读字线RWL输入端，第八N型金属氧化物晶体管M8的漏极和读位线RBL相连。

3.一种低电压单端读写SRAM存储单元的控制方法，其特征在于：

读操作时，写字线WWL保持低电平，读字线RWL保持高电平，反馈环切断控制信号Cont设为高电平，同时虚拟地驱动电路控制第七N型金属氧化物晶体管M7的源极电压使得虚拟地线VGND变为低电平，读支路完成读操作；

写操作时，读字线RWL保持低电平，反馈环切断控制信号Cont设为低电平，同时写字线电压提升电路工作，通过写字线WWL提高第六N型金属氧化物晶体管M6的栅电压，虚拟地驱动电路控制虚拟地线VGND保持高电平，写支路完成写操作；

保持模式时，反馈环切断控制信号Cont、写字线WWL、读字线RWL均保持低电平，虚拟地驱动电路控制虚拟地线VGND保持高电平。