[发明专利]移位寄存器、其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：第一边沿触发器、第二边沿触发器和数据选择器，其中；

所述第一边沿触发器用于在第一时钟信号和输入信号的控制下，或在第二时钟信号和所述输入信号的控制下，向所述数据选择器输出第一信号；其中，所述第一信号的有效脉冲的宽度为所述输入信号的有效脉冲的宽度的2倍，所述第一信号的有效脉冲与所述输入信号的有效脉冲相位相同，且所述第一信号的有效脉冲相对所述输入信号的有效脉冲延迟所述第一时钟信号的1/2周期或所述第二时钟信号的1/2周期；

所述第二边沿触发器用于在所述第二时钟信号和所述输入信号的控制下，向所述数据选择器输出第二信号；其中，所述第二信号的相位与所述第一信号的有效脉冲的相位相反；

所述数据选择器用于在第三时钟信号的控制下，选择所述第一信号或所述第二信号通过输出信号端输出；

所述第一时钟信号与所述第二时钟信号相位相反。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一边沿触发器和所述第二边沿触发器均为上升沿触发的D触发器，或均为下降沿触发的D触发器；

所述第一边沿触发器的输入端与所述输入信号相连，所述第一边沿触发器的时钟信号输入端与所述第一时钟信号相连，所述第一边沿触发器的输出端与所述数据选择器的第一输入端相连；

所述第二边沿触发器的输入端与所述输入信号相连，所述第二边沿触发器的时钟信号输入端与所述第二时钟信号相连，所述第二边沿触发器的输出端与所述数据选择器的第二输入端相连。

3.如权利要求1所述的移位寄存器，其特征在于，所述第一边沿触发器为上升沿触发的D触发器，所述第二边沿触发器为下降沿触发的D触发器；或所述第一边沿触发器为下降沿触发的D触发器，所述第二边沿触发器为上升沿触发的D触发器；

所述第一边沿触发器的输入端与所述输入信号相连，所述第一边沿触发器的时钟信号输入端与所述第二时钟信号相连，所述第一边沿触发器的输出端与所述数据选择器的第一输入端相连；

所述第二边沿触发器的输入端与所述输入信号相连，所述第二边沿触发器的时钟信号输入端与所述第二时钟信号相连，所述第二边沿触发器的输出端与所述数据选择器的第二输入端相连。

4.如权利要求2或3所述的移位寄存器，其特征在于，所述数据选择器的选择端与第三时钟信号相连，用于在所述第三时钟信号为高电平信号时，输出第一输入端所接收的所述第一信号，在所述第三时钟信号为低电平时，输出第二输入端所接收的所述第二信号；或者在所述第三时钟信号为低电平信号时，输出第一输入端所接收的所述第一信号，在所述第三时钟信号为高电平时，输出第二输入端所接收的所述第二信号。

5.如权利要求4所述的移位寄存器，其特征在于，所述数据选择器具体包括：第一与非门、第二与非门、第三与非门和第四与非门；其中，

所述第一与非门的第二输入端与所述第二与非门的第一输入端和所述第二与非门的第二输入端相连，为所述数据选择器的选择端；

所述第一与非门的输出端与所述第四与非门的第一输入端相连；

所述第二与非门的输出端与所述第三与非门的第一输入端相连；

所述第三与非门的输出端与所述第四与非门的第二输入端相连；

所述第四与非门的输出端与所述移位寄存器的输出信号端相连；

所述第一与非门的第一输入端为所述数据选择器的第一输入端，所述第三与非门的第二输入端为所述数据选择器的第二输入端；或所述第一与非门的第一输入端为所述数据选择器的第二输入端，所述第三与非门的第二输入端为所述数据选择器的第一输入端。

6.如权利要求5所述的移位寄存器，其特征在于：

当所述第一边沿触发器和所述第二边沿触发器均为上升沿触发的D触发器时，或所述第一边沿触发器为下降沿触发的D触发器，所述第二边沿触发器为上升沿触发的D触发器时，所述输入信号的有效脉冲相对所述第二时钟信号的上升沿延迟在90度之内；且所述输入信号的有效脉冲的宽度为所述第二时钟信号的1/2周期宽度；

当所述第一边沿触发器和所述第二边沿触发器均为下降沿触发的D触发器时，或所述第一边沿触发器为上升沿触发的D触发器，所述第二边沿触发器为下降沿触发的D触发器时，所述输入信号的有效脉冲相对所述第二时钟信号的下降沿延迟在90度之内；且所述输入信号的有效脉冲的宽度为所述第二时钟信号的1/2周期宽度。