[发明专利]感测装置

说明书

技术领域

本发明是涉及一种感测装置，且特别涉及一种感测元件包括非晶硅层及石墨烯层的感测装置。

背景技术

在现今的图像检测阵列(image sensing array)中，每一感测像素主要包括一个薄膜晶体管(thin film transistor，TFT)以及一个PIN二极管(PIN diode)，其中薄膜晶体管作为读取的开关元件，PIN二极管则扮演将光能转换成电子信号的感测元件。

一般而言，为了使图像检测阵列具有良好的量子效率(Quantum Efficiency，QE)，又称入射光子-电子转换效率(Incident Photon-to-electron Conversion Efficiency，IPCE)，通常需要沉积足够厚的PIN层(厚度大约为1.0μm～1.5μm)，此使得用以保护PIN层的保护层也需要足够厚的厚度(大约1.5μm)。如此一来，公知的图像检测阵列不但具有较厚的厚度，且沉积PIN层的工艺时间长、费用高。此外，公知的图像检测阵列一般需要11道光刻蚀刻工艺(Photolithography and Etching Process，PEP)才能完成制作，使得工艺复杂度高。因此，如何减少制造图像检测阵列所使用的光刻蚀刻工艺数及降低工艺复杂度是目前研发的重点之一。

发明内容

本发明提供一种感测装置，其易于大面积制造，并且可减少光刻蚀刻的工艺数。

本发明的感测装置包括多个感测像素，所述多个感测像素排列成阵列，其中各感测像素包括主动元件以及感测元件。感测元件与主动元件电性连接，其中感测元件包括第一电极层、非晶硅层、第二电极层以及石墨烯层。非晶硅层配置在第一电极层上。第二电极层配置在非晶硅层上，其中第二电极层具有开口。石墨烯层与第二电极层及非晶硅层接触。

基于上述，在本发明的感测装置中，由于感测元件通知使用非晶硅层与石墨烯层构成的接面来达成感测光线的目的，使得感测装置能够符合大面积化生产的要求。另外，本发明的感测装置可通过减少的光刻蚀刻工艺数来制造，藉此可降低工艺复杂度及工艺时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是本发明一实施方式的感测装置的俯视示意图。

图2A至图2H是本发明一实施方式的感测装置的制作方法的流程俯视图。

图3A至3H是本发明一实施方式的感测装置的制作方法的流程剖面图。

图4是本发明另一实施方式的感测装置的剖面示意图。

图5A至图5B是本发明又一实施方式的感测装置的制作方法的流程俯视图。

图6A至6B是本发明又一实施方式的感测装置的制作方法的流程剖面图。

图7是本发明再一实施方式的感测装置的俯视示意图。

其中，附图标记说明如下：

10、20、30、40：感测装置

100：基板

102：第一电极层

104、306、406：第二电极层

106、206、304：石墨烯层

AS：非晶硅层

BP1：第一保护层

BP2、BP2’：第二保护层

BP3：第三保护层

CH：沟道层

CL、CL’、CL”：覆盖层

D：漏极

G：栅极

GI：栅极绝缘层

L1：第一信号线

L2：第二信号线

L3、L3’、L3”：第三信号线

OP1：第一开口

OP2、OP2’：第二开口

OP3：开口

P、P’、P”：感测像素

S：源极

SE、SE’：感测元件

TFT：主动元件

具体实施方式

图1是本发明一实施方式的感测装置的俯视示意图。

请参照图1，感测装置10包括基板100及多个感测像素P。基板100的材质例如是玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。感测像素P配置在基板100上。