[发明专利]鳍式场效应晶体管的形成方法

说明书

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；形成横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构；形成覆盖鳍部以及栅极结构的刻蚀停止层；在所述刻蚀停止层上形成掩膜层，掩膜层中具有暴露出栅极结构两侧的鳍部表面的刻蚀停止层表面的第一开口；沿第一开口刻蚀所述刻蚀停止层，在刻蚀停止层中形成第二开口，所述第二开口底部暴露的鳍部中残留有刻蚀过程中进入的杂质元素；对第二开口底部暴露的鳍部进行第一去杂质元素处理，去除第二开口暴露的鳍部中残留的杂质元素；沿第二开口回刻蚀去除部分鳍部，在鳍部中形成凹槽；形成填充满凹槽中的应力源/漏区。本发明方法提高形成的应力源/漏区的性能。

技术领域

本发明涉及半导体制作领域，特别涉及一种鳍式场效应晶体管晶体管的形成方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部、覆盖部分所述鳍部的顶部和侧壁的栅极结构、位于所述栅极结构两侧的鳍部内的源区和漏区，鳍式场效应晶体管的栅极结构可以从顶部和两侧对鳍部进行控制，具有比平面MOS晶体管强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。

另外，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。为了使得鳍式场效应晶体管具有更好的性能，应力技术也应用到鳍式场效应晶体管中。

现有技术中具有应力源/漏区的鳍式场效应晶体管，包括：半导体衬底；位于所述半导体衬底上的凸起的鳍部；覆盖部分所述鳍部的侧壁和顶部表面的栅极结构；位于栅极结构两侧的鳍部内的凹槽；填充满凹槽的应力源/漏区。所述应力源/漏区通常用于在所述鳍式场效应晶体管的沟道区域引入应力，提高载流子迁移率。

所述应力源/漏区的材料为碳化硅或锗化硅，所述应力源/漏区采用选择性外延工艺形成。

但是现有技术的应力源/漏区的性能仍有待提高。

发明内容

本发明解决的问题是怎样提高形成的应力源/漏区的性能。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；形成横跨覆盖所述鳍部的侧壁和顶部部分表面的栅极结构；形成覆盖所述鳍部的侧壁和顶部表面以及栅极结构侧壁和顶部表面的刻蚀停止层；在所述刻蚀停止层上形成掩膜层，所述掩膜层中具有第一开口，所述第一开口暴露出栅极结构两侧的鳍部表面的刻蚀停止层；沿第一开口刻蚀所述刻蚀停止层，在所述刻蚀停止层中形成暴露出鳍部顶部表面的第二开口，所述第二开口底部暴露的鳍部中残留有刻蚀过程中进入的杂质元素；对第二开口底部暴露的鳍部进行第一去杂质元素处理，去除第二开口暴露的鳍部中残留的杂质元素；沿第二开口回刻蚀去除部分鳍部，在鳍部中形成凹槽；形成填充满凹槽中的应力源/漏区。

可选的，刻蚀所述刻蚀停止层采用等离子体刻蚀工艺。

可选的，所述等离子体刻蚀采用的刻蚀气体为CH₃F、O₂和Ar。

可选的，所述等离子刻蚀采用脉冲式等离子刻蚀，CH₃F的流量为10～200sccm，O₂的流量10～500sccm，Ar的流量为10～200sccm，偏置功率源以脉冲的方式输出偏置功率，射频功率源以脉冲的方式输出射频功率，偏置功率源和射频功率源的频率为10Hz～50KHz，占空比为10％～80％。

可选的，所述杂质元素为碳元素和氟元素。