[发明专利]信息处理设备与半导体设备无效
| 申请号: | 201410426402.8 | 申请日: | 2014-08-27 |
| 公开(公告)号: | CN104462011A | 公开(公告)日: | 2015-03-25 |
| 发明(设计)人: | 濑川淳一;金井达徳;木村哲郎;藤崎浩一;樽家昌也;白井智;春木洋美;城田祐介;柴田章博;吉村礎;外山春彦 | 申请(专利权)人: | 株式会社东芝 |
| 主分类号: | G06F15/76 | 分类号: | G06F15/76 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 陈华成 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 信息处理 设备 半导体设备 | ||
相关申请的交叉引用
本申请基于在2013年9月24日提交的日本专利申请No.2013-197394并要求其优先权;该专利申请No.2013-197394全文并入本文,以作参考。
技术领域
本文所描述的实施例总体地涉及信息处理设备和半导体设备。
背景技术
对于具有内置的计算机系统的信息处理设备,例如,移动信息设备(例如,平板电脑、智能电话、眼镜型可穿戴终端或手表型可穿戴终端)、车载信息系统或传感器系统,实现省电是待解决的重要技术问题之一。在这样的信息处理设备中,通过将计算机系统集成于大规模集成(LSI)芯片上来配置的片上系统(SoC)充当主要构成元件(构件)。在SoC中,处理器内核(有时也称为处理器、中央处理单元(CPU)或微处理单元(MPU))通过执行计算机程序(软件)来实现各种功能。
在使用中的信息处理设备内,处理器内核具有两种主要状态,即,运行状态(也称为活动状态)和空闲状态(在这两种状态之间变化)。在运行状态中,处理器内核保持执行计算机程序(命令)。相比之下,在空闲状态中,处理器内核不执行计算机程序,并且保持等待作为关于事件发生(例如,由I/O设备(外围设备)执行的操作完成)的通知而发出的中断。
在常规的信息处理设备中,当处理器内核进入空闲状态时,SoC切换至等待(WAIT)模式(也称睡眠(SLEEP)模式)。在SoC的等待模式中,尽管处理器内核停止执行计算机程序,但是必要的I/O设备继续执行操作。因而,例如,响应于诸如I/O操作的完成、用户输入、通信数据到达或定时器之类的事件的发生,处理器内核立即切换至能够恢复计算机程序的执行的状态,并且持续地消耗为了保持当前状态所需的电力。
在这方面,许多类型的SoC都具有深度睡眠(DEEP SLEEP)模式(也称为停止(STOP)模式)。因而,当具有安装于其内的SoC的信息处理设备不是正由用户使用时,SoC切换至深度睡眠模式并且在较低的功耗下待机。当SoC切换至深度睡眠模式时,不仅处理器停止,而且不需要执行操作的I/O设备也停止。而且,如果可能,对那些构成元件的供电也停止;或者所供给的电源电压被降低到使得状态能够保持的范围之内;或者时钟停止。结果,有可能会降低功耗。
按照常规,如果检测到用户没有操作设备的状态已经持续了很长一段时间,或者如果检测到剩余电池电量已经降低,或者如果从用户接收到将信息处理设备切换为省电状态的请求;则信息处理设备执行挂起(suspend)操作(也称为待机操作),使得SoC(或者整个信息处理设备或处理器内核)被切换至具有低功耗的深度睡眠模式。于是,功耗降低得以实现。
在常规的挂起操作中,SoC(或整个信息处理设备)在切换为深度睡眠模式之前被设定为稳定状态。因此,在挂起操作结束之后,有可能从在执行挂起操作之前的状态继续进行操作。也就是,在挂起操作中,在处理器内核中正执行的计算机程序(即,由操作系统管理的进程或任务)被停止,并且不允许对I/O设备(外围设备)发出新的处理请求。另外,如果在被配置用于在深度睡眠模式中停止执行操作的I/O设备内正在执行操作(即,如果I/O设备不是能够将SoC从深度睡眠模式中激活过来的激活允许式设备);则等待操作的完成,并且SoC在切换为深度睡眠模式之前被设定为稳定状态。由于该原因,SoC没有在挂起操作开始之后立即切换至深度睡眠模式,并且需要时间来将SoC设定于稳定状态。
一般地,与等待模式相比,在深度睡眠模式中的功耗是较小的。因此,虽然处理器内核处于空闲状态中,但如果SoC能够切换至深度睡眠模式,而不是等待模式,则有可能进一步降低信息处理设备的平均功耗。
但是,例如,当处理器内核处于空闲状态时,如果尝试使用常规的挂起操作的方法将SoC切换至深度睡眠模式,则挂起操作的开销达到不可忽略的长度。因此,信息处理设备的性能被严重地消弱。
附图说明
图1是示出根据第一实施例的信息处理设备的示例性硬件配置的示意图;
图2是示出根据第一实施例的电源管理集成电路(PMIC)的示例性配置的示意图;
图3是示出根据第一实施例的片上系统(SoC)的电源域的示意图;
图4是用于解释根据第一实施例的高频振荡器的激活/停止的示意图;
图5是示出根据一个改进实例的信息处理设备的示例的示意图;
图6是示出根据一个改进实例的信息处理设备的示例的示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410426402.8/2.html,转载请声明来源钻瓜专利网。





