[发明专利]半导体工艺涨缩值的测试方法及装置

权利要求书

1.一种半导体工艺涨缩值的测试方法，其特征在于，包括：

获取方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值，所述方块电阻、所述接触孔电阻与所述条形电阻在晶圆的同一图层中；

依据所述方块电阻的阻值、所述接触孔电阻的阻值、所述条形电阻的设计宽度、所述条形电阻的设计长度，以及所述条形电阻两端电压与电流比值获得所述条形电阻的宽度的工艺涨缩值；

所述依据所述方块电阻的阻值、所述接触孔电阻的阻值、所述条形电阻的设计宽度、所述条形电阻的设计长度，以及所述条形电阻两端电压与电流比值获得所述条形电阻的宽度的工艺涨缩值包括：

依据物理电路原理计算所述条形电阻的宽度的工艺涨缩值D，其中，L表示所述条形电阻的设计长度，W表示所述条形电阻的设计宽度,表示所述方块电阻的阻值，表示所述接触孔电阻的阻值，表示所述条形电阻两端电压与电流比值。

2.根据权利要求1所述的方法，其特征在于，所述方块电阻的四个顶角或四个边的各中心分别与第一导线相连，所述接触孔电阻的两端分别与第二导线相连，所述接触孔电阻的拐点同时与两条第三导线相连，所述条形电阻的两端分别与第四导线相连，所述获取方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值包括：

向所述第一导线中相邻的两条第一导线加第一电流I1，测试所述第一导线中其它两条第一导线之间的第一电压V1；

依据所述第一电流I1和所述第一电压V1获得所述方块电阻的阻值为

向任一所述第二导线和所述第二导线相邻的第三导线加第二电流I2，测试另一所述第二导线和另一所述第三导线之间的第二电压V2；

依据所述第二电流I2和所述第二电压V2获得所述接触孔电阻的阻值为

向所述第四导线加第三电流I3，测试两条所述第四导线之间的第三电压V3；

依据所述第三电流I3和所述第三电压V3获得所述条形电阻两端电压与电流比值

3.根据权利要求2所述的方法，其特征在于，所述方块电阻的四个顶角或四个边的各中心分别通过接触孔与第一导线相连，所述接触孔电阻的两端分别通过所述接触孔与第二导线相连，所述接触孔电阻的拐点通过所述接触孔同时与两条第三导线相连，所述条形电阻的两端分别通过所述接触孔与第四导线相连。

4.一种半导体工艺涨缩值的测试装置，其特征在于，包括：

测试模块，用于获取方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值，所述方块电阻、所述接触孔电阻与所述条形电阻在晶圆的同一图层中；

计算模块，用于依据所述方块电阻的阻值、所述接触孔电阻的阻值、所述条形电阻的设计宽度、所述条形电阻的设计长度，以及所述条形电阻两端电压与电流比值获得所述条形电阻的宽度的工艺涨缩值；

所述计算模块具体用于依据物理电路原理计算所述条形电阻的宽度的工艺涨缩值D，其中，L表示所述条形电阻的设计长度，W表示所述条形电阻的设计宽度，表示所述方块电阻的阻值，表示所述接触孔电阻的阻值，表示所述条形电阻两端电压与电流比值。

5.根据权利要求4所述的半导体工艺涨缩值的测试装置，其特征在于，所述方块电阻的四个顶角或四个边的各中心分别与第一导线相连，所述接触孔电阻的两端分别与第二导线相连，所述接触孔电阻的拐点同时与两条第三导线相连，所述条形电阻的两端分别与第四导线相连；

所述测试模块具体用于向所述第一导线中相邻的两条第一导线加第一电流I1，测试所述第一导线中其它两条第一导线之间的第一电压V1；向任一所述第二导线和所述第二导线相邻的第三导线加第二电流I2，测试另一所述第二导线和另一所述第三导线之间的第二电压V2；向所述第四导线加第三电流I3，测试两条所述第四导线之间的第三电压V3；

所述计算模块具体用于依据所述第一电流I1和所述第一电压V1获得所述方块电阻的阻值为依据所述第二电流I2和所述第二电压V2获得所述接触孔电阻的阻值为依据所述第三电流I3和所述第三电压V3获得所述条形电阻两端电压与电流比值

6.根据权利要求5所述的半导体工艺涨缩值的测试装置，其特征在于，所述方块电阻的四个顶角或四个边的各中心分别通过接触孔与第一导线相连，所述接触孔电阻的两端分别通过所述接触孔与第二导线相连，所述接触孔电阻的拐点通过所述接触孔同时与两条第三导线相连，所述条形电阻的两端分别通过所述接触孔与第四导线相连。