[发明专利]用于检测等离子处理室中激发步骤的电容耦合静电（CCE）探针装置及其方法

说明书

本申请是申请号为200980126807.7、申请日为2009年7月7日、发明名称为“用于检测等离子处理室中激发步骤的电容耦合静电(CCE)探针装置及其方法”的发明专利申请的分案申请。 

背景技术

在该等离子处理室中的衬底处理过程中，令人满意的结果往往需要对工艺参数的密切控制。这对于如沉积、蚀刻、清洁等用来制造现代高密度集成电路的工艺尤其正确。 

在特定的蚀刻工艺执行中，例如，在衬底上执行实际蚀刻步骤之前，等离子需要稳定以及良好地表征。为了引起稳定且良好表征的等离子，往往采用称作激发步骤制法(recipe)的特别制法。在这个激发步骤过程中，该等离子处理室采用相对高的气压来确保等离子引发(ignition)。通常将射频(RF)功率保持较低以防止对衬底和/或室部件造成无意的损伤。该激发步骤确保在按照预定的蚀刻步骤在衬底上开始实际蚀刻(通常采用较高的RF功率)之前，室内的等离子条件达到某种预定的、可接受的程度。因此，尽管激发步骤可能包含对于实际蚀刻来说不稳定的等离子条件，但是激发步骤是确保满意的蚀刻结果以及每个衬底的高器件成品率的重要步骤。 

现有技术中，激发步骤往往按照某种预定的已知最佳方法或BKM来执行任意的时间长度。激发步骤持续时间通常根据从测试衬底获得的反馈数据提前凭借经验确定，并且在执行每个蚀刻制法之前执行。例如，某些BKM可能需要5秒激发步骤以确保在蚀刻之前等离子的可靠引发和稳定。通常执行完整的5秒激发步骤，而不管是否在这5秒持续时间内等离子是否在第一、第二、第三或第四秒中引发并稳定。 

如果在该预定的激发步骤持续时间中非常早的引发并稳定等离子，该激发步骤持续时间的其余部分实际上是浪费的时间，因为等离子已经引发并稳定，而且在这段时间内没有发生有用的蚀刻。浪费的时间减少等离子处理系统总的产量，导致更高的持有等离子工具的成本(是生产的器件单元的函数)。此外，在这个浪费的时间中，该室中存在的激发等离子会促使室部件过早的退化(由此迫使更频繁的清洁和维护循环)和/或导致衬底被不希望地蚀刻而没有产生相应的与改进和/或增加衬底产量有关的好处。 

另一方面，如果该激发步骤结束后，等离子没有引发或者没有保持稳定，在没有良好表征的等离子的情况下，开始主蚀刻步骤往往导致损伤衬底。 

考虑到前面所述，期望改进的技术以检测激发步骤是否成功和/或最小化执行激发步骤所需的持续时间。 

发明内容

在一个实施方式中，本发明涉及一种识别等离子处理系统的处理室内稳定的等离子的方法。该方法包括在该处理室内执行激发步骤以生成等离子。该激发步骤包括在该处理室内施加相当高气压和在该处理室内维持低射频(RF)功率。该方法还包括采用探针头以 采集一组激发步骤过程中的特性参数测量值，该探针头在处理室的表面上，其中该表面非常接近衬底表面。该方法进一步包括将该组特性参数测量值与预定的范围对比。如果该组特性参数测量值在该预定的范围内，则存在稳定的等离子。 

上面的概述只涉及这里公开的本发明许多实施方式的一个并且不是为了限制本发明的范围，这个范围在权利要求中阐述。本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。 

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中： 

图1示出示例CCE探针装置。 

图2示出现有技术中的离子电流(单位时间单位面积上的离子通量)比时间的曲线。 

图3示出，按照本发明一个实施方式，离子电流(单位时间单位面积上的离子通量)比时间的曲线。 

讨论的图4示出等离子系统一部分的简单示意图，具有电容耦合至反应器室以产生等离子的射频(RF)源。 

讨论的图5A示出RF充电之后的电压比时间图表。 

讨论的图5B示出RF充电后采集的电流数据的图表。 

讨论的图6示出RF爆发(RF burst)之间的单个时间间隔的简单电流比电压图表。 

讨论的图7示出在本发明的一个实施方式中的简单流程图，说明在衬底处理过程中自动表征等离子的总体步骤。 

讨论的图8示出，在本发明的一个实施方式中，确定关联范围和该种子值的简单算法。 

讨论的图9A示出RF爆发之后的电流比时间示例。 

讨论的图9B示出RF爆发之后的电压比时间示例。 

讨论的图9C示出拐点的示例。