[发明专利]移位寄存器、阵列基板及显示装置

说明书

技术领域

本发明涉及显示领域，具体涉及一种移位寄存器、阵列基板及显示装置。

背景技术

在数字电路中，移位寄存器(Shift Register)是一种在若干相同时间脉冲(时钟信号)下工作的触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。

传统的移位寄存器通常采用触发、输出同时进行的方式，也就是在多个级联的移位寄存器结构中，某一级的输出端输出的信号既作为下一级移位寄存器的输入触发信号，又作为本一级的输出信号。这样的移位寄存器结构简单，适用范围广，已经广泛应用于各类数字集成电路中。

但是，此类移位寄存器的输出信号会受时钟信号的交流脉冲信号波动影响，造成输出信号的不稳定、信号质量下降。以具体的实际应用场景为例，当这样的移位寄存器应用于阵列基板的栅线驱动电路时，不稳定的输出信号将会影响到显示像素的稳定性，造成显示效果下降甚至显示故障。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供一种移位寄存器、阵列基板及显示装置，通过将移位寄存器中触发和输出相互分离，并以直流电源作为工作电压，使其不会受到交流脉冲信号波动的影响，从而可以提高输出信号及显示像素的稳定性。

(二)技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

一种移位寄存器，该移位寄存器包括触发模块、输出模块、输入端、第一输出端和第二输出端，其中：

所述触发模块用于在时钟信号作用下根据来自输入端的输入信号向所述第二输出端和输出模块输出与所述输入信号同相、且比所述输入信号延迟半个时钟周期的触发信号；

所述输出模块用于在时钟信号作用下在所述触发信号的触发下向所述第一输出端输出与所述输入信号反相、且比所述输入信号延迟半个时钟周期的输出信号；

所述第一输出端所输出信号的工作电压由直流电源提供。

优选地，所述触发模块包括六个开关元件和一个电容，其中：

第一开关元件的第二端与所述输入端相连，其第一端与第二开关元件的第一端、电容的第一端、以及第六开关元件的控制端相连；

所述第二开关元件的第二端与第三开关元件的控制端相连；

所述第三开关元件的第一端与第四开关元件的第二端、以及第五开关元件的控制端相连；

所述第四开关元件的第一端与其控制端相连；

所述第五开关元件的第一端与电容的第二端、以及第六开关元件的第二端相连，并与所述第二输出端和所述输出模块相连。

优选地，所述第三开关元件的第二端接高电平的工作电压，所述第四开关元件的控制端和第一端接低电平的工作电压。

优选地，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第一开关元件的控制端，所述第二时钟信号接于所述第二开关元件的控制端和所述第六开关元件的第一端。

优选地，所述输出模块包括四个开关元件：第七至第十开关元件，其中：

第七开关元件的第一端与所述触发模块相连，其第二端与第八开关元件的控制端相连；

所述第八开关元件的第一端与第十开关元件的第一端相连，并与所述第一输出端相连；

所述第十开关元件的控制端与第九开关元件的第二端相连；

所述第九开关元件的控制端与第一端相连，并与所述第十开关元件的第二端相连。

优选地，所述第八开关元件的第二端接高电平的工作电压，所述第九开关元件的控制端和第一端接低电平的工作电压。

优选地，所述时钟信号包括第一时钟信号和第二时钟信号，所述第二时钟信号接于所述第七开关元件的控制端。

优选地，所述开关元件为P沟道型薄膜晶体管。

一种阵列基板，所述阵列基板包括上述任意一种移位寄存器。

一种显示装置，所述显示装置包括上述任意一种阵列基板。

(三)有益效果

本发明至少具有如下的有益效果：

本发明主要通过触发模块和输出模块的分离设计，使移位寄存器具有两级输出结构，而且使用直流电源提供第二级输出(即第一输出端)的工作电压，使其不会受到交流脉冲信号波动的影响。