[发明专利]一种抗单粒子辐射效应的加固锁存器电路

权利要求书

1.一种抗单粒子辐射效应的加固锁存器电路，其特征在于：包括有第一传输门单元、第二传输门单元、施密特反相器、常规输入分离反相器、第一输入分离钟控反相器、第二输入分离钟控反相器、延迟电路和Muller C单元电路，第一传输门单元和第二传输门单元的信号输入端同时与数据输入信号D端口相连接；第一传输门单元的输出分别与施密特反相器的第一信号输入端in31、常规输入分离反相器的第二信号输入端in42和第一输入分离钟控反相器的输出端out5相连接；第二传输门单元的输出分别与施密特反相器的第二信号输入端in32、常规输入分离反相器的第一信号输入端in41和第二输入分离钟控反相器的输出端out6相连接；施密特反相器的信号输出端out3分别与第一输入分离钟控反相器的第二信号输入端in52、第二输入分离钟控反相器的第一信号输入端in61和延迟电路的信号输入端in7相连接；常规输入分离反相器的信号输出端out4分别与第一输入分离钟控反相器的第一信号输入端in51、第二输入分离钟控反相器的第二信号输入端in62以及Muller C单元电路的第二信号输入端in82相连接；延迟电路的信号输出端out7与Muller C单元电路的第一信号输入端in81相连接；Muller C单元电路的信号输出端out8为数据输出端Q端口。

2.根据权利要求1所述的一种抗单粒子辐射效应的加固锁存器电路，其特征在于：所述的第一传输门单元和第二传输门单元均是由一个PMOS管和一个NMOS管构成的，所述的两个MOS管的源极相连作为传输门的输入连接数据输入信号D端口，漏极相连作为传输门的输出端，栅极分别接时钟控制信号CLK和时钟控制信号CLKB。

3.根据权利要求1所述的一种抗单粒子辐射效应的加固锁存器电路，其特征在于：所述的施密特反相器包括有第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3，第一PMOS管MP1的源极接外部电源VDD，栅极接施密特反相器的第一信号输入端in31，漏极接第二PMOS管MP2的源极和第三PMOS管MP3的漏极；第二PMOS管源极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极，栅极接施密特反相器的第一信号输入端in31，漏极作为输出信号out3端口接第一NMOS管的漏极、第三PMOS管MP3的栅极和第三NMOS管MN3的栅极；第三PMOS管MP3的源极接外部地信号GND，栅极接第三NMOS管MN3的栅极、第二PMOS管MP2的漏极和第一NMOS管MN1的漏极，漏极接第一PMOS管MP1的漏极和第二PMOS管MP2的源极；第一NMOS管源极接第二NMOS管MN1的漏极和第三NMOS管MN3的漏极，栅极接施密特反相器的第二信号输入端in32，漏极接第二PMOS管的漏极、第三PMOS管MP3的栅极和第三NMOS管MN3的栅极；第二NMOS管MN2的源极接外部地信号GND，栅极接施密特反相器的第二信号输入端in32，漏极接第一NMOS管MN1的源极和第三NMOS管MN3的漏极；第三NMOS管MN3的源极接外部电源VDD，栅极接第三PMOS管MP3的栅极、第二PMOS管MP2的漏极和第一NMOS管MN1的漏极，漏极接第一NMOS管MN1的源极和第二NMOS管MN2的漏极。

4.根据权利要求1所述的一种抗单粒子辐射效应的加固锁存器电路，其特征在于：所述的常规输入分离反相器包括有第四PMOS管MP4和第四NMOS管MN4，第四PMOS管MP4的源极接外部电源VDD，栅极接常规输入分离反相器的第一信号输入端in41，漏极接第四NMOS管MN4的漏极并连接输出信号端口out4；第四NMOS管MN4源极接外部地信号GND，栅极接第二信号输入端in42，漏极接第四PMOS管MP4的漏极。