[发明专利]输出时脉产生方法及其装置

说明书

技术领域

本发明是关于一种时脉产生技术，特别是关于一种输出时脉产生方法及其装置。

背景技术

时脉是一种周期性信号，具有可提供多个电路元件之间的时序(timing)或同步的功能。在许多应用中都会使用时脉。举例来说，时脉可以应用在正反器(flip-flop)电路。正反器电路是一种储存数据的装置，其会在时脉的上升边缘更新所储存的数据。即，正反器电路使用时脉的上升边缘来定义其更新数据的时序。

有许多应用非常需要具有理想周期性的时脉。举例来说，非常需要具有以固定时间周期间隔出现上升边缘的时脉。在数学理论上，时脉的时序形成一个序列t_n。其中，n为时间索引。理想的时脉会具有下列式1所表示的时序序列。

t_n＝nT 式1

于此，T为此时脉的周期。事实上，时脉通常含有“抖动(jitter)”，并且时序序列很有可能偏移式1所表示的形式。实际上，时脉的时序序列可表示成下列式2。

t_n＝nT+δ_n 式2

于此，δ_n表示时脉抖动，即，在时间索引n的时序误差。时脉抖动通常包含二成分：随机性抖动(random jitter；RJ)以及确定性抖动(deterministic jitter；DJ)。随机性抖动是因随机性噪声而产生的时脉时序的随机干扰。确定性抖动是预先已知或可预测的时脉时序的干扰。

在一范例中，确定性抖动可为由倍频延迟锁相回路(multiplying delay locked loop；MDLL)所产生的时脉。举例来说，倍频延迟锁相回路包括1GHz振荡频率的(多路)环形振荡器，并且周期性地(由多路)将200MHz参考时脉的上升边缘注入至环形振荡器，藉以每5个振荡的时脉周期有效地破坏振荡及更新环形振荡器的时脉边缘一次。于此，5为1GHz与200MHz之间的频率比值。然而，由于多路径(其提供200MHz时脉的上升边缘的注入)与其他振荡路径(其提供环形振荡器的反馈以维持振荡)之间的时序不匹配，因此200MHz参考时脉的上升边缘的注入通常会引入确定性抖动至环形振荡器的1GHz输入。即，1GHz时脉的每5个周期会有一个显著时序误差。并且，显现出显著时序误差的周期为与200MHz时脉的上升边缘的注入同时发生的周期。因此，1GHz时脉包含与200MHz时脉的上升边缘同时发生的确定性抖动。虽然已有人提出一些减少确定性抖动的方法，但此些方法复杂而且只是针对特定情况的解决办法。

有一种值得关注的解决办法为利用锁相回路(phase lock loop；PLL)接收具有确定性抖动的1GHz时脉做为输入时脉并相应再生具有较小确定性抖动的1GHz时脉做为输出时脉。

参照图1，锁相回路100包括相位侦测器110、回路滤波器130以及控制振荡器140。相位侦测器110接收输入时脉以及输出时脉并输出一相位误差信号。回路滤波器130接收相位误差信号并输出一控制信号。控制振荡器140接收控制信号并输出输出时脉。锁相回路100为本领域所熟知，故于此不再赘述。

于此，锁相回路100致使输出时脉追踪输入时脉的时序，同时在输入时脉的时序上进行低通滤波，以致输出时脉所含带的确定性抖动小于输入时脉所含带的确定性抖动，此时锁相回路100的频宽小于输入时脉所含带的确定性抖动的频宽。

锁相回路的频宽愈小，锁相回路对于接收到的时脉所含带的确定性抖动的抑制能力就愈佳。然而，每个锁相回路都包括一控制振荡器(例如：锁相回路100的控制振荡器140)。锁相回路的控制振荡器亦会贡献随机性抖动至锁相回路所产生的输出时脉。频宽(锁相回路的频宽)愈低，贡献的随机性抖动(在锁相回路所产生的输出时脉中)愈大。因此，要在抑制锁相回路所接收的输入时脉的确定性抖动的能力与避免随机性抖动引入至锁相回路再生的输出时脉的能力之间做个取舍。

发明内容

在一实施例中，一种时脉产生装置包括一相位侦测器、一遮罩电路、一回路滤波器以及一控制振荡器。相位侦测器接收一第一输入时脉以及一第二输入时脉，并产生代表第一输入时脉以及第二输入时脉之间一时序差的一相位误差信号。遮罩电路根据确定性抖动指标信号遮蔽相位误差信号而产生一遮蔽后相位误差信号。其中，确定性抖动指标信号指示第一输入时脉中的一确定性抖动。回路滤波器以过滤遮蔽后相位误差信号来产生一控制信号。控制振荡器根据控制信号的控制产生一输出时脉。