[发明专利]一种星载计算机实时时钟的维护和校时系统及方法

权利要求书

1.一种星载计算机实时时钟的维护和校时系统，其特征在于：包括均与处理器相连，并且相互独立的地面授时模块和集中校时模块、作为时钟源的晶振以及均与处理器相连，并且相互独立的均匀校时模块以及GPS校时模块；

地面授时模块包括用于实现地面授时模块与不同处理器之间进行通信的处理器接口模块、用于生成地面授时使能信号的授时控制模块、用于存储计划授入时间值的寄存器模块以及用于完成纳秒、微秒和秒值的累加进位的计数模块；处理器接口模块分别与授时控制模块和寄存器模块相连，授时控制模块和寄存器模块均连接到计数模块上；计数模块包括依次相连的纳秒累加计数器、微秒累加计数器以及秒累加计数器；

当需要地面授时时，处理器在高精度时钟的上升沿分别将计划授入时间的微秒值和秒值写入微秒寄存器和秒寄存器中，再输出地面授时使能信号，授时使能信号通过高精度时钟同步后，在时钟的上升沿将寄存器的值锁至相应的微秒累加计数器和秒累加计数器中，同时对纳秒累加计数器清零；

集中校时模块包括用于实现集中校时模块与不同处理器之间进行通信的处理器接口模块、用于配置校时方向和校时时间，并产生启动信号的集中校时控制模块、用于存储校时方向和校时值的寄存器模块以及用于完成纳秒、微秒和秒值的累加进位的计数模块；处理器接口模块分别与集中校时控制模块和寄存器模块相连，集中校时控制模块和寄存器模块均连接到计数模块上；计数模块包括依次相连的纳秒累加计数器、微秒累加计数器以及秒累加计数器；

当需要集中校时时，处理器先向微秒寄存器和秒寄存器中写入计划校快或校慢的时间偏离参数，再输出方向信号和启动信号，方向信号和启动信号通过高精度时钟同步后，在时钟的上升沿有效并开始校时，并且对纳秒累加计数器清零；

均匀校时模块包括用于完成实时单元与不同处理器之间通信的处理器接口模块、均匀校时控制模块、寄存器模块以及用于完成纳秒、微秒和秒值的累加进位的计数模块；处理器接口模块分别与均匀校时控制模块和寄存器模块相连，均匀校时控制模块和寄存器模块均连接到计数模块上；寄存器模块包括微秒寄存器以及秒寄存器，微秒寄存器和秒寄存器的一端均连接到处理器接口模块上，另一端均连接到计数模块上；计数模块包括依次相连的纳秒累加计数器、微秒累加计数器以及秒累加计数器；

当在轨长期使用过程时，启动均匀校时，在固定的秒级时间内对微秒值一直进行修正；根据遥测通道下发时间信息的误差斜率配置或修改均匀校时参数；均匀校时包括正向均匀校时和逆向均匀校时：

在下一次整秒前后启动，正向均匀校时，时钟单元在下一秒的整秒到达时在微秒累加计数器中加上固有偏差数值；逆向均匀校时，时钟单元在下一秒的整秒到达后，微秒累加计数器计到固有偏差数值，将微秒累加计数器清零；

GPS校时模块包括用于完成实时单元与不同处理器之间通信的处理器接口模块、GPS校时控制模块、用于采集GPS上升或下降沿的脉冲采集模块、寄存器模块以及用于完成纳秒、微秒和秒值的累加进位的计数模块；处理器接口模块分别与GPS校时控制模块、脉冲采集模块以及寄存器模块相连，GPS校时控制模块、脉冲采集模块以及寄存器模块均连接到计数模块上；计数模块包括依次相连的纳秒累加计数器、微秒累加计数器以及秒累加计数器；

当高精度晶振的指标失效，已经无法满足使用要求的情况下，启动GPS校时，GPS校时依靠外部设备提供的GPS秒脉冲，在每一次秒脉冲到来时刻，星上计算机的微秒值自动四舍五入到秒值，然后和纳秒值一起清零，GPS校时的启用能够实现星上时间与GPS设备的秒同步；同步外部的GPS秒脉冲和时钟单元的整秒，当GPS校时使能之后，在每次GPS秒脉冲上升或下降沿时刻，对时钟单元自动进行GPS校时。