[发明专利]一种具备采样点时间定位的激光雷达回波全波形采集器

权利要求书

1.一种具备采样点时间定位的激光雷达回波全波形采集器，它由一片FPGA芯片和一片高速ADC采样芯片组成，FPGA用于构建采集器的主控模块，高速粗计数器模块，高速FIFO缓存模块，内插延迟链模块和精细测量编码模块，高速ADC采样芯片用于构建采集器的高速ADC采样模块，其特征在于：

所述的高速ADC采样芯片采样率达到1Gsps以上，采样时钟由高稳定恒温晶振通过集成锁相环芯片倍频产生；

所述的FPGA芯片具备可生成ns级传播长度的进位链用于构建内插延迟链；

所述的主控模块由FPGA内部状态机逻辑实现，所述的高速FIFO缓存模块由FPGA内部存储资源实现，接收高速ADC输出的高速数据流，缓存波形数据，所述的高速粗计数器模块由FPGA内部高速计数器实现，所述的内插延迟链模块由FPGA中的专用进位链实现，所述的精细测量编码模块由FPGA内部的逻辑资源实现；

测量时，激光发射主波脉冲进入内插延迟链模块，激光雷达回波进入高速ADC采样模块，高速粗计数器模块采用的粗计数时钟由高速ADC采样模块中的高速ADC芯片与采样时钟同步且分频的同步数据输出时钟提供，主控模块提取内插延迟链模块上的脉冲行走时间数据，送入精细测量编码模块获得主波脉冲和粗计数时钟沿时间间隔的精细测量结果，同时主控模块在主波脉冲到来时提供触发信号给高速粗计数器模块开始计数，并粗计数器的计数值控制将一定时间区间内高速ADC采样模块输出的采样数据流写入高速FIFO缓存模块。

2.一种基于权利要求1所述的具备采样点时间定位的激光雷达回波全波形采集器时间测量方法，其特征在于包括如下步骤：

(1)主控模块控制内插延迟链模块在每个粗计数时钟沿锁存内插延迟链上的数据；

测量中，主控模块控制内插延迟链模块在每个粗计数时钟沿锁存内插延迟链上的数据，若锁存数据非全零，代表激光发射主波脉冲进入内插延迟链，此时锁存结果反映主波脉冲到粗计数时钟沿这段时间间隔在延迟链上走过的长度；

(2)主控模块在主波脉冲到来的粗计数时钟沿时刻触发高速粗计数器模块开始计数，同时缓存精细时间测量模块结果；

若内插延迟链模块上锁存数据出现连续多个1，则判断为主波到来，并在该粗计数时钟沿时刻触发高速粗计数器模块开始计数；同时缓存此时内插延迟链上的数据，送入精细时间测量编码模块得到主波脉冲和粗计数时钟沿时间间隔的精细测量结果缓存在寄存器中，该结果的分辨率为内插延迟链上每个延迟单元的时间，一些情况下，锁存数据连续1的数量不够，表示主波脉冲与粗计数时钟沿非常接近，此时测量结果容易受到时钟抖动影响，可以延迟到下个粗计数时钟再测量，这就要求主波脉冲宽度和内插延迟链的长度必须大于一个粗计数时钟周期；

(3)主控模块利用粗计数的计数值控制在一定的时间区间内保存回波采样点数据；

主控模块控制当高速粗计数器模块计数值达到设定起始值时开始将高速ADC采样模块输出的采样数据流写入高速FIFO缓存模块，当粗计数值达到采集计数长度时停止写入，最终高速FIFO缓存模块中记录了从起始计数到终止计数这段时间内的包含激光回波的ADC采样数据；

(4)主控模块读取精细时间间隔数据和回波采样点数据，完成本次测量；主控模块读出寄存器缓存的精细时间间隔和FIFO缓存的采样波形数据，完成本次测量，等待下一次主波脉冲到来，根据测量得到的主波脉冲与粗计数时钟沿的精细时间间隔，粗计数的起始值和计数长度值，粗计数时钟和采样时钟的相位关系，可以计算出FIFO缓存中每个采样点与主波脉冲的精确时间间隔。