[发明专利]一种物理气相沉积方法

说明书

本发明提供一种物理气相沉积方法，用于在物理气相沉积设备内实现对晶片完成沉积工艺，该设备内设置有用于承载晶片的卡盘和压环，该方法包括：步骤S1，使压环叠置在晶片上表面的边缘区域，以使晶片被固定在卡盘和所述压环之间，对晶片沉积第一厚度的薄膜；步骤S2，使压环未叠置在基片上表面的边缘区域，继续对晶片沉积第二厚度的薄膜，以实现在晶片的边缘区域镀膜。该方法不仅可以提高晶片的覆盖率；而且还可以尽可能地提高晶片背压和对晶片的冷却效果，因而可以提高直流电源的输出功率，从而可以降低工艺时间和提高工艺效率。

技术领域

本发明属于微电子加工技术领域，具体涉及一种物理气相沉积方 法。

背景技术

硅通孔技术(through silicon via，以下简称TSV)技术是通过在芯 片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的 最新技术，由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯 片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功 耗的性能，成为目前电子封装技术中最先进的一种技术。

物理气相沉积(Physical Vapor Deposition，以下简称PVD)工艺 在TSV技术中，主要是用于在硅通孔中沉积阻挡层和铜籽晶层，其中， 阻挡层用于防止铜原子向硅或者二氧化硅中扩散，铜籽晶层用于作为 后续电镀工艺的导电层。由于在TSV PVD工艺中硅通孔内沉积的薄膜 厚度往往较大，使得薄膜应力过大导致采用静电卡盘无法对晶片进行 静电吸附固定，并且，由于TSV技术多应用在后道封装工艺中，且在 后道封装工艺往往需要将晶片减薄并粘结在玻璃基板上，而静电卡盘 无法对玻璃基板进行静电吸附固定，因此，往往需要机械方式对晶片 进行固定。

图1为PVD设备的结构简图。图2为图1中所示卡环的俯视图。 请一并参阅图1和图2，该PVD设备包括反应腔室10，在反应腔室10 的底部设置有用于承载晶片的卡盘11，在压环12的内周壁上且沿其周 向设置有多个压爪121，借助多个压爪121的下表面叠置在晶片S上表 面的边缘区域，以将晶片S固定在卡盘11上；在反应腔室10的顶部 设置有靶材13，借助靶材13与激励电源(图中未示出)电连接，使得 靶材13具有一定的负偏压，用以将反应腔室10内的工艺气体激发形 成等离子体，并吸引反应腔室10内等离子体中的正离子轰击靶材13 的表面，使得靶材13表面的金属原子自靶材13的表面逸出沉积在基 片S表面的硅通孔内。

然而，采用上述方式实现TSV PVD工艺往往存在以下问题：由于 TSV PVD工艺之后的电镀工艺对晶片S的覆盖率要求很高，即，要求 压环12对晶片S的覆盖面积越少越好，因此需要压爪121的数量和尺 寸越小越好，但是，由于晶片S的背面还存在为避免晶片S的温度较 高向晶片S的背面吹热交换气体而产生的背压，因此压爪121的数量 太少和尺寸过小会造成不能实现压环12将晶片S固定在卡盘11上， 为此，现有技术中通常压爪的数量为24个，使得压爪121在压环12 周向上的比例为50％，但是，在这种情况下，不仅会造成铜籽晶层在 晶片S上的覆盖率低，从而影响后续的电镀工艺；而且会造成晶片S 的背压最高值为2Torr，这会使得晶片S的冷却效率不高，因此为避免 晶片S在工艺过程中温度较高，往往使直流电源的输出功率较低，但 这又会造成工艺时间长，例如，为实现沉积1μm厚度的铜籽晶层薄膜， 激励电源的输出功率为3kW，工艺时间为220s，从而造成生产效率低。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一 种物理气相沉积方法，其不仅可以提高薄膜在晶片上的覆盖率，从而 可以保证后续工艺；而且还可以尽可能地提高晶片背压，可以提高对 晶片的冷却效果，因而可以提高激励电源的输出功率，从而可以降低 工艺时间和提高工艺效率。