[发明专利]配置数据的处理装置及方法

说明书

技术领域

本发明涉及一种处理装置，特别涉及一种提供配置数据给一微处理器的处理装置及方法。

背景技术

集成电路的技术在过去40年内，以指数方式成长。特别是在微处理器领域中，由4位单指令、10微米装置开始，半导体制造技术的成长让设计者可提高复合式装置内部的元件密度。在80及90年代的流水线式微处理器及超标量(纯量)微处理器中，可将数百万个晶体管设置在单一晶粒中。在随后的20年中，出现了64位的32纳米装置，其将数十亿个晶体管设置在单一晶粒中，该晶粒具有多微处理器内核，用以处理数据。

在启动或重置装置时，这些早期的装置需被配置数据所初始化。举例而言，许多架构利用至少一可选择的频率和/或电压，致能装置。其它架构要求每一装置需具有一序号以及其它可通过执行指令而读取的信息。另一些装置内部的寄存器及控制电路需要初始化数据。当前述电路在制造时发生错误或是并未位于临界限制中时，其它装置利用配置数据执行额外电路。

本领域技术人员均深知，设计者可利用传统整合在晶粒上的半导体保险丝阵列存储并提供初始配置数据。当部分保险丝阵列已制造完成时，可藉由熔断所选择到的保险丝，对这些保险丝阵列进行编程，并且保险丝阵列具有数千位的信息，在启动/重置装置时，便可读取保险丝阵列，用以初始化及设定相对应装置的操作。

当装置的复杂性愈来愈高时，配置数据量会随之增加。然而，本领域技术人员深知，虽然晶体管的尺寸随半导体工艺而缩小，但整合在晶粒上的半导体保险丝的尺寸却增加。这个现象影响可使用空间以及功率损耗，因而成为设计者的问题。因此，若欲制造一大保险丝阵列在晶粒上时，晶粒可能无法提供足够的可使用空间。

另外，由于每一内核需要一定数量的保险丝，因此，若欲在单一晶粒上制造许多内核时，将使上述问题恶化。

因此，需要一装置及方法使配置数据可被存储并提供在一多内核装置中，并且在单一晶粒中，不会占用太多的空间及消耗太多的电源。

另外，需要一保险丝阵列机制，用以在相同或更小的空间中，存储并提供比传统技术更多的配置数据。

发明内容

本发明利用一多内核装置里的一保险丝阵列的压缩配置数据，提供较佳的技术，用以解决上述问题并满足其它问题及缺点以及已知的受限。在一可能实施例中，本发明提供一种处理装置，用以提供配置数据给一微处理器，并包括至少一内核以及一保险丝阵列。内核设置在一晶粒上。保险丝阵列设置在晶粒上，并耦接内核。保险丝阵列包括多个第一半导体保险丝。第一半导体保险丝根据内核的压缩配置数据而被编程。在启动/重置操作下，内核存取并解压缩压缩配置数据，用以初始化至少该内核内的多个元件。

本发明还提供一种处理方法，用以提供一配置数据给一微处理器，并包括设置至少一内核在一晶粒上；设置一保险丝阵列在该晶粒上，并使该保险丝阵列耦接至少该内核，其中，该保险丝阵列具有多个第一半导体保险丝；根据至少该内核的压缩配置数据编程所述第一半导体保险丝；以及在启动/重置操作下，利用至少该内核存取并解压缩该压缩配置数据，用以初始化至少该内核内的多个元件。

对于工业应用，本发明可应用在微处理器中，其应用在一般或特殊用途的计算机装置中。

为让本发明的特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

附图说明

图1为已知具有一保险丝阵列的微处器内核的示意图。

图2为图1的具有冗余保险丝组的微处器内核的示意图。

图3为根据本发明的提供压缩及解压缩配置数据给一多内核装置的示意图。

图4为根据本发明的保险丝解解压缩机制的一可能实施例。

图5为本发明的压缩配置数据的一可能格式示意图。

图6为本发明的解压缩微码插入配置数据的一可能格式示意图。

图7为本发明的解压缩微码寄存器配置数据的一可能格式示意图。

图8为本发明的解压缩快取校正数据的一可能格式示意图。

图9为本发明的解压缩保险丝校正数据的一可能格式示意图。

图10为本发明的具有可配置冗余保险丝阵列的多内核装置的一可能实施例。

图11为本发明的快速地载入配置数据至多内核装置的机制示意图。

图12为本发明的错误确认校正机制的一可能实施例。

【符号说明】