[发明专利]判定异常短接位置的电压衬度方法

说明书

技术领域

本发明涉及集成电路设计领域，特别是指一种集成电路失效分析中，判定异常短接位置的电压衬度方法。

背景技术

在集成电路制造过程中，由于工艺缺陷、设备误差甚至是人为等原因，可能会在芯片内部造成短路。这种短路可以是多晶硅与多晶硅、多晶硅与金属、金属与金属、金属与有源区、有源区与有源区及有源区与多晶硅之间发生。而这种异常短接却可以引起芯片功耗增大、功能异常、数据丢失等严重问题。能够及时监测发现集成电路制造过程中发生的缺陷对于良率的提升非常重要，由于制造工艺的特征尺寸不断的缩小，发生异常短接的位置可能会比较微小，在不确定具体短接位置的情况下，查找这些异常可能会非常困难，容易被忽略。

目前业内普遍采用的检测方法是用聚焦离子束(FIB：Focus Ion Beam)切割设备，步进式推进，对问题芯片怀疑区域进行大面积断面观察，从而找到异常短接的位置。这种方法操作时由于缺陷位置不确定，目的性不强，需要耗费大量的人力及设备机时资源，效果却不佳。而且，由于分辨率的问题，很可能弱短接在切割的过程中被遗忘或忽略。

因此，需要一种更高效的电压衬度方法来检测分析这些异常问题。电压衬度(VC:Voltage Contrast)是SEM中由于试样表面电位差别而形成的衬度。利用对样品表面电位状态敏感的信号，如二次电子，作为显像管的调制信号，可得到分辨率较高的、明暗对比明显的电压衬度像，能有效地显示试样表面的微观形貌。

发明内容

本发明所要解决的技术问题在于提供一种判定异常短接位置的电压衬度方法,以快速找到短接的位置并分析出发生短接的成因，提高实效分析效率。

为解决上述问题，本发明所述的判定异常短接位置的电压衬度方法，包含如下步骤：

第一步，选取样品，将样品研磨至怀疑的层次；

第二步，对研磨打开的怀疑层次的怀疑区域进行多次扫描拍摄并相应存储电压衬度照片；观察目标区域内，有无电压衬度表现异常的单个区域，或者有无跟随变化的两块或多块区域；

第三步，对观察到有异常的单个区域，或两个及以上的多个区域，采用短接到地的方式，放大电压衬度成像的异常程度，找到怀疑短接点；

第四步，明确短接点之后，采用聚焦离子束断面观察、透射电镜样品制样方式进行制样，观察短接处成分。

进一步地，所述第一步中的样品为裸芯片；对于已封装好的芯片，先去除封装，形成裸芯片。

进一步地，所述第二步中，若是单个区域的电压衬度像发生变化，则预判其与下层区域存在短接；如果有两个区域或多个区域的电压衬度像同步变化，则预判这些区域之间存在短接。

进一步地，所述第三步中，若将单个变化的区域的下层区域短接到地，该区域变得更亮，则证明该区域与下层区域存在短接；若将同步变化的两个或多个区域中的一个短接到地，其他区域变得更亮，则证明这些区域之间确定存在短接。

本发明所述的判定异常短接位置的电压衬度方法，使用聚焦离子束的微切割技术结合电压衬度技术，能够快速的确定芯片样品是否存在异常短接，并能找到异常短接的位置及短接的原因，迅速排除故障，提高了集成电路失效模式分析效率。

附图说明

图1是本发明判定异常短接位置的电压衬度方法的流程示意图。

图2是电压衬度照片，A区域与B区域亮。

图3是电压衬度照片，仅B区域亮。

图4是电压衬度照片，A短接到地。

图5是电压衬度照片，B区域下层的A短接到地。

图6～7是SEM及FIB照片。

具体实施方式

本发明所述的判定异常短接位置的电压衬度方法，针对集成电路存在的短接缺陷进行快速准确地定位，找出异常的位置及成因。其方法包含如下步骤：

第一步，选取样品，所述的样品为裸芯片，如果是已封装好的芯片，先要完全去除封装，形成裸芯片之后再作为样品进行下一步骤。

将准备好的样品研磨至怀疑的层次。

第二步，对研磨打开的怀疑层次拍摄电压衬度照片。以聚焦离子束机台为例，可设置离子束能量30KV，束流46pA，并调低亮度，形成明暗对比鲜明的图片。多次扫描并相应存储电压衬度照片，观察目标区域内，有无电压衬度表现异常的单个区域，以及有无跟随变化的两块或多块区域。如图2所示，是一幅电压衬度像，图中A区域和B区域，在电压衬度中表现为亮则同时一起亮，暗则一起暗的同步变化，但B区域和C区域变化并不同步，因此，我们认为A与B短接的可能性较大。