[发明专利]一种基于游标卡尺法的步进延迟脉冲实现方法

说明书

技术领域

本发明属于回波信号采集领域，尤其涉及一种基于游标卡尺法的步进延迟脉冲实现方法。

背景技术

探地雷达通过脉冲波的发射与回波信号采集，实现对浅层地下目标的探测。以其速度快、易于实现和高分辨率等优点，被广泛使用。雷达脉冲波多为纳秒或者皮秒宽度，很难在电路上实现实时采样，故多采用等效采样方法。等效采样中，需实现雷达发射机触发脉冲和接收机触发脉冲之间精细延迟值，进而完成对回波信号采集。

现有实现延迟方案中，多采用延迟芯片及快慢斜波硬件电路搭建等实现方法。其中，延迟芯片多为低等级芯片，在要求高可靠性的航天领域中，此方案无法使用。快慢斜波硬件电路搭建方案，延迟可靠性和延迟精度高。但硬件电路较为复杂，在电路重量要求苛刻情况下，很难使用；且电路一旦固定，延迟精度随之固定，方案适应性较差。延迟芯片方案在航天领域无法使用，这里主要说明快慢斜波硬件电路搭建方案。

快慢斜波硬件电路搭建法主要通过快慢谐波比较实现延迟方案，实现原理如图1所示。发射机触发脉冲Tr_pulse输出后，驱动电路输出快谐波。慢斜波通过调整DAC输入数字值实现，输入DAC可调数值，DAC输出电平变化。当慢斜波电平值大于快斜波电平值时，输出一定宽度接收机触发脉冲Rx_pulse。当慢斜波变化△V，接收机触发脉冲Rx_pulse变化△t，从而实现Tr_pulse和Rx_pulse之间的延迟步进值。其中，延迟精度由快斜波斜率及慢斜波DAC输出电压变化精度共同决定。

上述方案虽可实现步进延迟，且延迟可靠性高，但缺点如下：

1)硬件电路开销大。

由于快慢斜波均需通过硬件电路实现，增加硬件电路复杂度和开销，整机重量亦有所增加。

快谐波通过积分电路实现，增加电容和电阻单元；慢斜波通过DAC电路实现，增加DAC芯片。在重量要求苛刻的航天领域，很难广泛使用。

2)延迟值不可调

快慢斜波延迟方案中，一旦电路固定，则延迟精度固定，不可根据需求调整延迟值，方案可适应性差。

发明内容

为解决上述技术问题，本发明提供一种基于游标卡尺法的步进延迟脉冲实现方法，其基于游标卡尺法，通过采用FPGA的PLL实现步进，可靠性和精度高，且硬件电路无需格外开销。

本发明的基于游标卡尺法的步进延迟脉冲实现方法，其基于FPGA处理芯片和游标卡尺法生成发射/接收触发延迟脉冲，具体包括以下步骤：

步骤1，基于游标卡尺法生成粗延迟计数器值a和细延迟计数器值b的计算公式，表示为：

和b=mod(n×(A-B)A)=mod(n2k);]]>

其中，n为总延迟中细延迟的个数，k为本方法中所用计数器的宽度；

步骤2，在FPGA处理芯片上设置发射触发脉冲生成模块和接收触发脉冲生成模块，并向FPGA处理芯片输入基频时钟频率F_base，其基频时钟周期为T_base，且发射触发脉冲生成模块的发射触发脉冲倍频系数为A，接收触发脉冲生成模块的接收触发脉冲倍频系数B；

步骤3，将所述发射触发脉冲倍频系数A和接收触发脉冲倍频系数B代入步骤1获得的公式，计算出粗延迟计数器值a和细延迟计数器值b；

步骤4，将细延迟计数器值b作为输入计数器值输入发射触发脉冲生成模块，将粗延迟计数器值a和细延迟计数器值b的和值作为输入计数器值输入到接收触发脉冲生成模块，发射触发脉冲生成模块和接收触发脉冲生成模块均在触发时钟上升沿处计数器值加1，当发射触发脉冲生成模块和接收触发脉冲生成模块的本地计数器值等于输入计数器值时，输出发射触发脉冲和接收触发脉冲。

本发明的有益效果在于：