[发明专利]一种频率校准电路及其方法

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种频率校准电路及其方法。

背景技术

在无线通信领域，锁相环频率综合器(Phase Lock Loop，PLL)是无线收发芯片中必不可少的一部分。锁相环电路产生稳定的，低相位噪声的一定频率的信号。在现代无线通信芯片中，由于无线通信协议的不断增多，考虑成本和市场因素，支持多频段，多模式的无线收发芯片成为主流。因此，锁相环模块需要支持多频段的输出。由于多个锁相环势必会带来功耗、面积过大的问题，宽频带单个锁相环电路成为了市场的主流。

锁相环电路中，压控振荡器(Voltage Control Oscillator，VCO)是产生频率的核心模块，宽带压控振荡器一直是射频领域的研究热点。起初的宽带压控振荡器由电容变化范围较大的变容管实现，但是在有限的压控范围内，宽带压控振荡器意味着较大的调频增益(K_VCO)，会导致环路相位噪声的恶化。考虑到无线通信对锁相环的相位噪声有着严格的要求，这种单一调谐线的宽带压控振荡器很快被多调谐线压控振荡器所取代。

多调谐线压控振荡器利用电容阵列实现频率粗调、变容管实现频率细调。细调过程由锁相环环路实现，额外的粗调过程由自动频率校准电路(Auto Frequency Calibration，AFC)实现。因此相对于传统锁相环，现代锁相环电路需要额外的频率校准过程。当需要使用快速锁定锁相环时，额外频率校准过程所消耗的时间相当可观。

因此，宽带锁相环技术需要高速高精度频率校准技术来降低额外的锁定时间，以实现快速锁定的目的。最早的闭环校准计数由于其需要大量的闭环锁定时间早已被淘汰，不再赘述。近些年的频率校准技术主要基于参考频率信号周期，以时间-电压转换电路(Time Voltage Converter，TVC)或者计数为采样手段，前者精度较高，但只适用整数分频，后者速度精度的提高需要更高速的逻辑电路，优化设计复杂。

公开号为CN103312323A的专利，采用的对参考频率信号和振荡器输出被环路中分频器分频得到的信号进行计数，即对环路中鉴频鉴相器的两个输入信号进行计数，由于这两个信号频率相差较小以及参考频率信号较低，故需要较长的时间才能分辨。

公开号为CN103346790A的专利，采用对参考频率信号和振荡器输出直接计数，由于振荡器频率较大，该方法较上一种方法速度和精度都有较大提升，但是受困于数字电路工作频率和设计难度，高频电路无法应用，需要先对振荡器输出进行分频，从而降低了精度和速度。

因此，如何能快速、高精度得进行锁相环的频率校准是本领域的技术人员亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种频率校准电路及其方法，用于解决现有技术中频率校准技术速度慢，精度低等问题。

为实现上述目的及其他相关目的，本发明提供一种频率校准电路，所述频率校准电路至少包括：

鉴频鉴相器、滤波器、电压设置电路、压控振荡器、÷N除法器、÷M除法器、采样电路、第一计数器、第二计数器、比较电路、逻辑控制电路；

所述鉴频鉴相器连接于输入的参考频率信号和所述分频器输出的反馈频率信号，用于得到所述参考频率信号和所述反馈频率信号之间的相位差；

所述滤波器连接于所述鉴频鉴相器，用于对所述鉴频鉴相器的输出信号进行滤波；

所述电压设置电路连接于所述滤波器，用于设定所述压控振荡器的控制电压；

所述压控振荡器连接于所述电压设置电路，并受所述逻辑控制电路输出的控制比特信号的控制，用于调节振荡频率；

所述÷N除法器连接于所述压控振荡器，用于对所述压控振荡器的输出信号进行分频，并反馈至所述鉴频鉴相器；

所述÷M除法器连接于所述压控振荡器，用于对所述压控振荡器的输出信号进行分频，同时产生多个相位信号；

所述采样电路连接于所述÷M除法器，用于对所述÷M除法器输出的除第一个相位信号外的其他相位信号进行采样；

所述第一计数器连接于所述参考频率信号，用于对所述参考频率信号进行计数；

所述第二计数器连接于所述÷M除法器输出的第一个相位信号，并对其进行计数；

所述比较电路连接于所述压控振荡器的输入端，用于判定所述压控振荡器的控制电压是否在设定范围内，并输出判定结果；