[发明专利]互连结构的形成方法

说明书

本发明提供了一种互连结构的形成方法。包括在半导体衬底上形成介质层后，在所述介质层上形成氧化硅掩模层，用以形成硬掩模。所述氧化硅掩模层的形成步骤包括：先在介质层上形成四乙基原硅酸盐层，之后，对所述四乙基原硅酸盐层进行氧等离子体处理，使氧等离子体与所述四乙基原硅酸盐层反应，以形成氧化硅掩模层。通过上述工艺形成的氧化硅层中的碳含量明显降低，从而在后续介质层形成通孔后，湿法清洗通孔的过程中，缓解基于碳原子而造成氧化硅掩模层的消耗速率明显小于介质层的缺陷，有效改善形成于所述硬掩模内的开口以及介质层内的通孔侧壁整体的平整度，进而提高后续向所述通孔内填充的导电材料的填充性能，以提高形成的导电插塞的性能。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。

背景技术

随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小。

而随着半导体器件特征尺寸的逐渐减小，互连结构的RC延迟(RC delay)问题对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来，在半导体器件的后段制备工艺(Back End of The Line，BEOL)中，低K介电常数(Low K，LK)材料(K＜3)和超低K介电常数(Ultra Low K，ULK)材料已逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K值不断减小。

图1和图2为现有的互连结构的形成工艺示意图，互连结构的形成工艺包括：

参考图1所示，在基底10上形成介质层11后，在所述介质层11上依此形成低K介质掩模层12、以四乙基原硅酸盐(Tetraethyl 0rthosilicate，TEOS)为反应气体(TEOS-based)形成的氧化硅层13，以及金属掩模层14(如以氮化钛为材料)，在刻蚀所述低K介质掩模层12、氧化硅层13和金属掩模层14形成硬掩模15后，以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16。

接着参考图2所示，在所述硬掩模15上形成导电材料层17，所述导电材料层17填充满所述通孔16，从而在介质层11内形成导电插塞。

然而，在实际操作过程中发现，通过现有技术形成的导电插塞的性能较差，无法满足半导体技术的发展要求，为此如何提高导电插塞性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以提高形成于介质层内的导电插塞的性能。

为解决上述问题，本发明提供的互连结构的形成方法包括：

提供基底；

在所述基底上形成介质层；

在所述介质层上形成四乙基原硅酸盐层；

对所述四乙基原硅酸盐层进行氧等离子体处理，所述氧等离子体与所述四乙基原硅酸盐层反应形成氧化硅掩模层；

在所述氧化硅掩模层上形成金属掩模层；

刻蚀所述金属掩模层和氧化硅掩模层，形成硬掩模；

以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；

在所述通孔内填充导电材料，以形成导电插塞。

可选地，对所述四乙基原硅酸盐层进行氧等离子体处理所采用的氧气的量大于形成四乙基原硅酸盐层时采用的四乙基原硅酸盐的量。

可选地，进行氧等离子体处理所用的氧气与形成四乙基原硅酸盐层时所用的四乙基原硅酸盐的物质的量比值为1:5～1:50。

可选地，形成四乙基原硅酸盐层的方法为化学气相沉积法。