[发明专利]一种直接数字频率合成器

说明书

技术领域

本发明涉及数字频率合成技术领域，特别涉及一种能够合成高速频率的直接数字频率合成器。 

背景技术

数字频率合成技术是一种通过数字手段合成所需要的各种不同频率的信号，最后通过数字模拟转换器将其转换成模拟信号输出的技术。该技术以其特有的特点：可编程、跳频快、分辨率高、调频精度高等优点而成为当今频率合成技术中的主要技术之一，广泛应用于移动通讯，军用和商用雷达系统等通讯领域。 

随着现代电子工业的发展，半导体工艺尺寸的减少，电子芯片的发展趋势是集成度、速度越来越高，面积、功耗越来越小。速度和功耗是一对相互消长的指标，速度的提升不可避免的会带来功耗的增加，而功耗降低了 ，必然会以牺牲速度为代价。如何让这两者达到理想的平衡状态是电子类设计工程师的最终追求目标。数字频率合成器作为无线通讯不可或缺的元器件，速度和功耗是衡量其性能的关键指标。 

直接数字频率合成器主要由三个模块组成：相位累加器，相位幅度转换器和数模转换器，结构示意图如图1所示。系统有两个输入量：参考时钟f_s和频率控制字K，假设相位累加器的位宽为N位，频率控制字字长为N位，在每一个时钟脉冲输入时，加法器将频率控制字K与累加寄存器输出的累加相位数据相加，相加后的结果被送到累加寄存器的数据输入端口，在下一个时钟脉冲的作用下加法器继续与频率控制字相加。这样，相位累加器在时钟的控制下，不断对频率控制字进行线性相位累加。相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率也就是直接数字频率合成器输出的信号频率。截取累加器输出的相位值M输入相位幅度转换器, 经运算转换输出与该相位值相对应的数字化幅度值L。通过数模转换器将数字量转变成模拟量，再经过低通滤波器平滑并滤除不需要的取样信号，输出频率纯净的正弦或余弦信号f₀。随着频率的提高，直接数字频率合成器的功耗也随之增加。 

发明内容

本发明要解决的技术问题是：提供一种高频率低功耗的直接数字频率合成器，直接数字频率合成器的系统时钟提高的同时，可以不增加整个系统的功耗。 

本发明解决其技术问题所采用的技术方案是：一种直接数字频率合成器，包括7个功能模块，7个功能模块分别是时钟分频模块、相位累加模块、相位分路模块、相幅转换模块、第一交织采样模块、数模转换模块以及第二交织采样模块，所述时钟分频模块将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块在输入的分频时钟控制下将相位累加模块输出的相位值分路输出给相幅转换模块；相幅转换模块在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。 

进一步的，所述相位累加模块包括用来为后面的信号交织采样做准备的预处理器和相位累加器，预处理器将频率控制字预处理后传输给相位累加器进行相位累加。 

进一步的，所述相幅转换模块采用实时计算算法计算相位的幅度值。 

进一步的，所述时钟分频模块将系统时钟分频为不同的分频时钟，所述分频时钟包括原系统时钟的1/n的n分频时钟，所述分频时钟还包括m个分频时钟且依次为原系统时钟的1/2的2分频时钟至1/2^m的2^m分频时钟，其中n为大于2的偶数，m为整数，n可被2^m整除。 

进一步的，所述相位累加模块、相位分路模块以及相幅转换模块的采样时钟为n分频时钟，相幅转换模块、第一交织采样模块以及数模转换模块的采样时钟为2^m分频时钟，第二交织采样模块的采样时钟共m-1个且依次为2分频时钟至2^m-1分频时钟。 

进一步的，相位分路模块将输入的相位值按n分之一的频率控制字依次偏移输出n路相位值。 

进一步的，所述第一交织采样模块以2^m分频时钟为采样时钟，对相幅转换模块输出的n路幅度值进行交织采样输出2^m路数字信号。 

本发明的有益效果是：