[发明专利]隧穿晶体管结构及其制造方法

说明书

技术领域

本发明涉及一种隧穿晶体管结构及其制造方法。

背景技术

自第一块集成电路诞生以来，集成电路技术一直沿着“摩尔规律”的轨迹发展，半导体器件的体积不断减小。而由于传统金属氧化物半导体场效应晶体管(MOSFET)的亚阈值摆幅斜率受到热电势的限制而无法随着器件尺寸的缩小而同步缩小，使得器件的泄露电流增大，整个芯片的功耗密度增大，严重阻碍了芯片在系统集成中的应用。因此，为了提高超大规模集成电路的性能并降低成本，一种隧穿场效应晶体管(TFET)应运而生。

隧穿场效应晶体管(TFET)本质上为一个有栅控的反偏PIN二极管，其源区和漏区的掺杂类型不同。对于N型隧穿场效应晶体管(TFET)来说，其中，N型掺杂为漏区，工作时加正向偏置。P型掺杂为源端，工作时加负向偏置。与金属氧化物半导体场效应晶体管(MOSFET)相比，隧穿场效应晶体管(TFET)可以获得更小的亚阈值摆幅(SS)，因此隧穿场效应晶体管(TFET)很适合用于低功耗应用。目前隧穿场效应晶体管(TFET)一般采用垂直隧穿，源极区域和沟道区域在栅极的作用下发生垂直隧穿，尽管这种方法可以增加隧穿几率，但是并没有增大隧穿面积，因而器件的开态电流并没有增大。

发明内容

本发明的目的在于提供一种通过增加隧穿面积，从而提高器件开态电流的隧穿晶体管结构及其制造方法。

为了解决上述技术问题，本发明提供了一种隧穿晶体管结构，其包括衬底、硅条、漏极区域、以及依次叠加的源极区域、栅电介质层及栅极，所述硅条形成于所述衬底的一表面上，所述漏极区域形成于所述硅条的一端，所述源级区域朝向所述硅条的表面设有一个第一槽，所述硅条部分收容于所述第一槽内，所述源级区域与所述漏极区域不接触，所述栅电介质层形成于所述源级区域上并部分包覆所述源极区域，所述栅极朝向所述栅电介质层的表面设有一个第二槽，并且所述栅电介质层部分收容于所述第二槽内，所述第二槽的横截面形状与所述第一槽的横截面形状相同，并且所述第二槽与所述第一槽的开口朝向相同，隧穿时，在所述第二槽的作用下，所述第一槽的槽壁上发生隧穿，形成隧穿电流。

其中，所述硅条为鳍条状结构。

其中，所述第一槽及第二槽的横截面形状均为L型。

其中，所述第一槽及第二槽的横截面形状均为U型。

其中，所述硅条为纳米线结构。

其中，所述第一槽及第二槽的横截面形状均为圆形。

其中，所述隧穿晶体管为N型隧穿晶体管，所述源级区域进行P型离子重掺杂，所述漏极区域进行N型离子重掺杂。

其中，所述隧穿晶体管为P型隧穿晶体管，所述源级区域进行N型离子重掺杂，所述漏极区域进行P型离子重掺杂。

其中，所述P型离子包括硼离子、镓离子或铟离子中的至少一种，所述N型离子包括磷离子或砷离子中的至少一种。

相应地，本发明还提供了一种隧穿晶体管结构的制造方法，所述制造方法包括

提供衬底；

在所述衬底的一表面上形成一硅条；

在所述硅条一侧形成漏极区域；

形成一源级区域，使得所述源级区域朝向所述硅条的表面形成有第一槽，并且所述硅条部分收容于所述第一槽内；

形成一栅电介质层，并使得形成的所述栅电介质层部分包覆所述源级区域；

形成一栅极，并使得形成的所述栅极朝向所述栅电介质层的表面形成第二槽，所述栅电介质层部分收容于所述第二槽中，所述第二槽的横截面形状与所述第一槽的横截面形状相同，且二者的开口朝向相同。

其中，在所述硅条一侧形成漏极区域的步骤中，具体包括：

在所述硅条上形成第一层硬掩膜层并对所述第一层硬掩膜层进行刻蚀，形成一第一区域，且所述第一区域位于所述硅条的一侧；

在所述第一区域上进行离子注入形成漏极区域。

其中，形成一源级区域，使得所述源级区域朝向所述硅条的表面形成有第一槽，并且所述硅条部分收容于所述第一槽内的步骤中，具体包括：

去除余下的所述第一层硬掩膜层，在所述硅条上形成一外延层；

在所述外延层表面沉积一第二层硬掩膜层，并对所述第二层硬掩膜层进行图形化处理，形成一第二区域，并且所述第二区域位于所述硅条远离所述衬底的一端上；

在所述第二区域上进行离子注入形成一源极区域，并且形成的所述源级区域朝向所述硅条的表面上形成一个第一槽。