[发明专利]直插式电子元件放置座

说明书

技术领域

本发明属于半导体技术领域，具体地说，涉及一种直插式电子元件放置座。

背景技术

随着半导体工艺的发展，越来越多封装后的样品需要扫描电子显微镜(Scanning Electron Microscopy，SEM)观测芯片覆膜Bonding情况，以对制造出的不符合当初元件设计的元件，在元件上做局部线路的修改，找出问题的所在并且重新布局设计。

现有技术中，由于可以大缩短时间避免光罩浪费，扫描电子显微镜SEM/聚焦离子束设备(Focused Ion Beams，FIB)是常用的线路修补工具。以双列直插式封装样品为例，图1为现有技术中双列直插式封装样品的示意图，如图1所示，由于双列直插式封装样品引脚很高，在现在的扫描电子显微镜SEM/聚焦离子束设备FIB工作时没有适合双列直插式封装样品存放的样品座，通常情况下是用镊子将引脚掰弯，如图2所示，为引脚掰弯后的双列直插式封装样品示意图；再将样品固定在SEM/FIB样品座上，如图3所示，为引脚掰弯后的双列直插式封装样品在SEM/FIB样品座上的放置示意图。再通过SEM观测或FIB线路修补完毕再用镊子将引脚掰直，如图4所示，为引脚掰直后的双列直插式封装样品示意图。一旦引脚受伤就会影响后期测试结果。

由此可见，在线路修补的过程中，引脚需要至少两次物理变形，因此，很容易损伤到引脚，一旦引脚受伤就会影响后期测试结果。

发明内容

本发明所要解决的技术问题是提供一种直插式电子元件放置座，用以避免引脚无须反复变形，消除引脚的损伤，从而消除引脚受伤导致的对后期测试的影响。

为了解决上述技术问题，本发明提供了一种直插式电子元件放置座，其包括：基座、若干条引脚插入槽，所述引脚插入槽开设在所述基座上，所述引脚插入槽之间的间距根据直插式电子元件及其的引脚所在的列间距确定，所述引脚插入槽的深度根据直插式电子元件的引脚高度确定。

优选地，在本发明的一实施例中，所述直插式电子元件为双排为双列直插式电子元件。

优选地，在本发明的一实施例中，所述引脚插入槽之间的间距规格包括多种，以可放置引脚所在的列间距不同的多种直插式电子元件。

优选地，在本发明的一实施例中，相邻两个所述引脚插入槽之间的间距为8mm，相邻三个所述引脚插入槽之间的间距为17mm。

优选地，在本发明的一实施例中，所述引脚插入槽的深度为8mm。

优选地，在本发明的一实施例中，距离基座外侧边缘第二近的引脚插入槽设置在距基座外侧边缘40mm处。

优选地，在本发明的一实施例中，还包括支撑柱，设置在所述基座底部。

优选地，在本发明的一实施例中，所述支撑柱底部到所述基座上表面的距离为16mm。

与现有的方案相比，由于放置座包括基座、若干条引脚插入槽，所述引脚插入槽开设在所述基座上，所述引脚插入槽之间的间距根据直插式电子元件及其的引脚所在的列间距确定，所述引脚插入槽的深度根据直插式电子元件的引脚高度确定。在存放电子元器件的样品或成品时，引脚无须反复变形，避免了引脚的损伤，从而消除了引脚受伤导致的对后期测试的影响。

附图说明

图1为现有技术中双列直插式封装样品的示意图，

图2为引脚掰弯后的双列直插式封装样品示意图；

图3为引脚掰弯后的双列直插式封装样品在SEM/FIB样品座上的放置示意图。

图4为引脚掰直后的双列直插式封装样品示意图。

图5为本申请实施例一双列直插式封装样品座的结构示意图；

图6和图7分别为放置小样品和大样品的示意图，

图8为对放置大样品进行固定处理的示意图。

具体实施方式

以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。

本发明下述实施例中，由于放置座包括基座、若干条引脚插入槽，所述引脚插入槽开设在所述基座上，所述引脚插入槽之间的间距根据直插式电子元件及其的引脚所在的列间距确定，所述引脚插入槽的深度根据直插式电子元件的引脚高度确定。在存放电子元器件的样品或成品时，引脚无须反复变形，避免了引脚的损伤，从而消除了引脚受伤导致的对后期测试的影响。

本申请的核心思想：