[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法。所述方法包括：提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；以及在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。

背景技术

随着半导体器件的不断小型化，沟道将趋于采用诸如锗(Ge)或硅锗(SiGe)的材料，以获得更高的载流子迁移率。已经提出了一种Ge沟道的鳍片式场效应晶体管(FinFET)，但并未公开有效率的制造工艺流程。

另一方面，FinFET的沟道停止层的特性对于器件性能是一个重要的因素。然而，隔离用的浅沟槽的填充以及填充后的浅沟槽隔离(STI)的退火通常需要在高温(例如，约1050℃)下进行相对长的时间(例如，20分钟)，这会造成后来将用作FinFET的沟道停止层的杂质区的宽的杂质分布。沟道停止层的宽的分布会导致随机的掺杂剂分布的波动(RandomDopant Fluctuation)，并使得阈值电压不期望地在较大的范围上分布。

因此，期望在FinFET中获得具有陡峭的杂质分布的沟道停止层。

概述

根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。

在一个实施方式中，所述提供衬底结构的步骤包括：提供包括第一半导体材料层的衬底；对衬底引入掺杂剂，以在所述第一半导体材料层中形成杂质层，所述杂质层具有第一杂质分布；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区以及在所述初始第一半导体材料区中的初始杂质区；以及刻蚀所述初始鳍片结构直至去除所述初始杂质区的一部分，从而形成所述第一鳍片结构。

在一个实施方式中，所述提供衬底结构的步骤包括：提供包括第一半导体材料层的衬底；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区；刻蚀所述初始鳍片结构直至去除所述初始第一半导体材料区的至少一部分；在刻蚀后的第一半导体材料区上生长第三半导体材料，以形成中间鳍片结构；以及对所述中间鳍片结构引入掺杂剂，以形成所述杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，从而形成所述第一鳍片结构。

在一个实施方式中，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模；所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。

在一个实施方式中，所述方法还包括：去除隔离区的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面。

在一个实施方式中，所述第二半导体材料包括下列材料之一：SiGe、Si、Ge。在一个实施方式中，所述形成第二半导体材料包括下列之一：a)在包括由SiGe形成的顶部的第一鳍片结构上生长或选择性沉积Ge；b)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积Si；c)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积SiGe；d)在被蚀刻了的由Ge形成的第一鳍片结构上生长或选择性沉积Ge；以及e)在被蚀刻了的由SiGe形成的第一鳍片结构上生长或选择性沉积Ge。

在一个实施方式中，所述杂质区的顶部部分具有最高的杂质浓度。在一个实施方式中，所述杂质区用于形成沟道停止层。在一个实施方式中，所述SiGe中Ge的浓度为40原子％至75原子％。