[发明专利]一种自动同步的多通道并行存储DDS信号发生器

说明书

技术领域

本发明属于多通道DDS信号发生器技术领域，更为具体地讲，涉及一种自动同步的多通道并行存储DDS信号发生器。

背景技术

DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis，简称DDS)技术，具有频率分辨率高、转换时间快，频率切换时输出波形相位连续，可以产生任意波形等特点，已经成为信号发生器的主流。

DDS信号发生器主要由时钟发生器、相位累加器、波形查找表和数模转换器(Digital to Analog Converter，DAC)四部分组成。其结构图如图1所示。

时钟发生器产生采样时钟CLK，每一个采样时钟的上升沿，N位的相位累加器以频率控制字K进行一次累加操作，输出的高M位作为地址信号对波形查找表进行寻址。通常还包括一相位加法器，将相位控制字与相位累加器输出的地址相加，实现波形初始相位的调节。波形查找表输出预先存储的幅度值D，将波形的相位信息转换为幅度信息，DAC完成数字波形到模拟波形之间的转换，输出用户想要的波形信号。输出波形信号的频率f_o、采样时钟的频率f_c之间的关系可表示为：

fo=K2Nfc---(1)]]>

为克服相位累加器、波形查找表工作速度的瓶颈，提高输出波形信号的频率，并行存储技术被采用，其思路是：在1个时钟的上升沿，通过m个相位加法器同时生成m路相位值，获得的m路相位值作为m个波形查找表地址，在地址控制下，m个波形查找表同时产生m路波形数据，最后将m路波形数据进行插值，形成符合DAC输入格式的数据。

由于并行存储技术的采用，DDS信号发生器中存在两个时钟信号，数据时钟和采样时钟。数据时钟提供给相位累加器、波形查找表和数据插值单元，用于同步数据信号的产生；采样时钟提供给DAC，用于同步数字波形到模拟波形的转换，从频率关系上来说，采样时钟频率是数据时钟频率的m倍。

在需要多个高速波形的应用中，通过并联多个基于并行存储技术的DDS单元来实现，如图2所示。为了保证DDS信号发生器的输出的多个高速波形信号同步，则需要满足如下两个要求：

1、输出给DAC1-k的数据同步，即要求每个通道(路)的数据时钟1-k的同步。

2、DAC1-k的采样时钟1-k同步。

若通过对采样时钟进行m分频来产生数据时钟，由于数字时钟分频器可在m个状态中的任意一个启动，则数据时钟初始相位将会有m种情况，使送给每个通道的DAC的数据相差整数个采样周期，引起输出波形之间的随机相位差。如图3所示是m为4的时候的例子。在图3中，数据时钟DATA_CLK可以采样时钟Sample_CLK的四个上升沿任何一个启动，这样它们之间存在0、90、180、270度的相位差，使得各通道的波形数据DATA、输出波形信号WAVE存在相同的相位差。

对于上述情况，一种常用的解决手段是采用其中一个采样时钟分频，然后将分频后的时钟提供给时钟分配模块，其输出送到各个通道作为数据时钟，保证数据时钟的同相性。但此方法一方面需要增加额外的硬件开销，另一方面，目前的很多高速DAC，在芯片内部还存在数据的插值处理，其插值时钟是由DAC芯片的采样时钟分频来获得，这种情况下，无法通过提供分频后的数据时钟给DAC芯片来解决通道输出的同步问题，造成输出波形之间始终存在随机的相位差。

发明内容

本发明的目的在于克服现有技术的不足，提供一种自动同步的多通道并行存储DDS信号发生器，以实现各通道输出波形信号的自动同步。

为实现上述发明目的，本发明自动同步的多通道并行存储DDS信号发生器，包括：

一时钟模块，用于产生采样时钟；

一上位机，由一片高性能的微处理器结合相应的外围电路构成，对整个信号发生器进行总体控制，包括将用户要求译码成各模块参数，再将参数转换成各模块要求格式的控制信号传送到相应模块；