[发明专利]一种通孔刻蚀不足的检测方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种通孔刻蚀不足的检测方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，半导体器件后段制程中铜连接通孔的蚀刻不足(如图1所示)和通孔缺失缺陷越来越成为阻碍集成电路发展的瓶颈之一。比如在先蚀刻硬掩膜(Hard Mask Etch)再蚀刻通孔(All in One Etch)的蚀刻工艺制程中，蚀刻不足缺陷往往受到硬掩膜蚀刻后清洗工艺与通孔蚀刻本身以及通孔蚀刻的光刻工艺的共同影响，其中某些工艺窗口不够优化时，缺陷就会出现，成为制约良率提升的一大杀手。

对后段通孔蚀刻不足缺陷检测是公认的难题之一，目前业界应用的检测方法是在蚀刻后的清洗工艺之后应用电子束缺陷扫描仪进行检查，但由于存在法拉第杯的影响，高深宽比-法拉第杯会阻止通孔中电子逸出的有效数量，造成检测的抓取率较低而且精度不高。另一种检测方法是在铜填充平坦化后再做电子束缺陷扫描仪检测。图2a所示为第一金属层M1、第一通孔层Via1和第二金属层M2的版图，以虚线框中一个完整的SRAM器件为例，原本具有3.5个铜连接孔Via1，但由于SRAM器件的传输门晶体管(Pass Gate)多晶硅栅极与衬底不导通，其上的接触孔在电子束缺陷扫描得到的影像特征图中始终为暗，如图2b中的A处，因此无法得知是否发生刻蚀不足。此外，在铜填充平坦化之后中间部分的通孔被铜线连接起来，如图2b中的B区域，因此最终能够检测到通孔刻蚀不足缺陷的铜接触孔数量非常少。

因此，上述两种通孔刻蚀不足的检测方法均存在很大不足，很难为在线工艺窗口优化提供有效参考。

发明内容

本发明的主要目的旨在针对现有技术中存在的上述缺陷，提供一种具有高缺陷检测抓取率的通孔刻蚀不足的检测方法。

为达成上述目的，本发明提供一种通孔刻蚀不足的检测方法，包括以下步骤：

S1：在半导体衬底上建立多个测试模块，每一所述测试模块模拟SRAM器件结构，其包括两个模拟传输门晶体管，两个模拟上拉晶体管和两个模拟下拉晶体管，其中所述模拟传输门晶体管、模拟上拉晶体管和模拟下拉晶体管均为在P阱中的NMOS器件且所述模拟传输门晶体管的有源区上未形成栅极；

S2：在每一所述测试模块上形成多个接触孔并填充金属，所述接触孔至少连接所述模拟传输门晶体管的有源区中对应于栅极的位置；

S3：在各所述接触孔上形成金属互连线以及导电通孔；以及

S4：通过电子束缺陷扫描仪扫描所述测试模块并根据扫描得到的影像特征图检测所述测试模块的通孔刻蚀不足缺陷。

优选地，步骤S3进一步包括：

S31：在各所述接触孔上依次形成第一金属层、第一层间介质层、第二层间介质层及硬掩膜层；

S32：光刻刻蚀所述硬掩膜层及部分所述第二层间介质层以对应于所述测试模块的通孔区域形成多个开口；

S33：在所述开口中填充抗反射材料以形成一平坦表面；

S34：光刻刻蚀所述抗反射材料、所述第一层间介质层和部分所述第二层间介质层，以在每一所述开口下方形成一个通孔，所述通孔的关键尺寸小于所述开口；

S35：以所述硬掩膜层为刻蚀掩膜继续刻蚀至所述通孔底部连接所述第一金属层；以及

S36：在所述开口及通孔中填充金属并平坦化。

优选地，步骤S32进一步包括：在所述硬掩膜层上依次形成硅氧化物和抗反射层，所述抗反射层的材料与所述抗反射材料相同；在所述抗反射层上涂覆第一光刻胶层，通过曝光显影在所述第一光刻胶层中定义开口图形；利用所述第一光刻胶层作为硬掩膜蚀刻光罩刻蚀所述硬掩膜层及部分所述第二层间介质层以形成多个所述开口；以及去除所述第一光刻胶层。

优选地，步骤S34进一步包括：在所述抗反射层上涂覆第二光刻胶层，通过曝光显影在所述第二光刻胶层对应所述抗反射材料位置中定义通孔图形，所述通孔图形的关键尺寸小于所述开口图形；利用所述第二光刻胶层作为通孔蚀刻光罩刻蚀所述抗反射材料、第二层间介质层及部分第一层间介质层以在每一所述开口下方形成一个所述通孔；以及去除所述第二光刻胶层、硅氧化物及抗反射层。

优选地，所述开口的中心与所述通孔的中心重合。

优选地，所述接触孔包括有源区接触孔、栅极接触孔和栅源共享接触孔，其中所述模拟传输门晶体管的栅极接触孔连接至其有源区上的多晶硅栅极区域。

优选地，步骤S1包括：