[发明专利]负偏压温度不稳定性评估方法

说明书

技术领域

本发明属于半导体技术领域，具体地说，涉及一种负偏压温度不稳定性评估方法。

背景技术

在半导体产品开发的过程中，一些关键工艺条件的变更除了需要检查经快速电性测试得到的结果如开启电压、饱和电流、电阻、电容等项目外，还需要经过工艺可靠性验证。在工艺可靠性验证中需要花费很长时间对完整流片的晶圆进行测试。因此，从一个新的工艺条件试验到得到可靠性结果所需的总时间更长，直接造成开发周期的延长。

图1为现有技术中现有M1蚀刻新工艺开发过程示意图；如图1所示，对于P型CMOS器件来说，对第一金属层M1刻蚀新工艺的过程包括：

S101、新M1蚀刻工艺条件晶圆流片至化学机械研磨CMP完成；

S102、M1关键尺寸CD、横截面轮廓和电阻值确认；

S103、形成晶圆完整流片；

S104、负偏压高温不稳定性可靠性测试完成；

S105、判断可靠性测试结果是否通过，如果测试通过，则新M1蚀刻工艺验证完毕，否则返回步骤S101。

负偏压高温不稳定性(Negative BiasTemperature Instability，NBTI)主要发生在P-MOSFET.当P-MOSFET加上比较高的负栅压,而且工作温度比较高的时候,器件的阈值会随着工作时间加长而逐渐变大,器件的迁移率会逐渐降低而导致器件或者整个电路失效。

在图1所示的流程图中，从步骤S101到步骤S102需要经过3天时间，从步骤S102到步骤S103需要经过15天时间，从步骤S103到步骤S104需要经过30天时间。由此可见，在图1所示蚀刻工艺开发的过程中，完整流片和可靠性测试花费的时间至少为45天。

另外，如图1所示，一个新的第一金属层M1氧化硅蚀刻工艺条件在硅片上试验后，3天左右的时间就可以得到如关键尺寸(critical dimension，简称CD)，蚀刻轮廓以及电阻值等在线测试数据。但是，到最后发现新的蚀刻条件因为等离子体对栅氧化硅造成的损伤过大而导致P型CMOS器件的可靠性指标负偏压高温不稳定性NBTI达不到要求，从而导致这个新的蚀刻工艺条件不能应用到产品上，这样不得不重新开始对蚀刻工艺进行调整。

综上所述，一方面，由于需要基于完整流片的晶圆并投入较长的可靠性测试周期，另外一方面，由于基于完整流片的晶圆，直到最后才能对P型CMOS器件的可靠性指标负偏压高温不稳定性NBTI得出结论。因此直接导致工艺的开发周期较长，随之增加了产品的开发周期以及产品的开发成本。

发明内容

本发明所要解决的技术问题是提供一种负偏压温度不稳定性评估方法，用以缩短工艺和产品的开发周期，降低产品的开发成本。

为了解决上述技术问题，本发明提供了一种负偏压温度不稳定性评估方法对于CMOS器件，包括：

对CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到实时电性参数，所述层间介质层位于CMOS器件各端口与金属连接层之间；

根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负偏压温度不稳定性进行评估。

优选地，在本发明的一实施例中，所述层间介质层包括：氮化硅层、第一氧化硅层、第二氧化硅层。

优选地，在本发明的一实施例中，所述氮化硅层为化学气相沉积氮化硅层，所述第一氧化硅层为亚气压化学气相沉积氧化硅层，所述第二氧化硅层为等离子体增强化学气相沉积氧化硅层。

优选地，在本发明的一实施例中，所述化学气相沉积氮化硅层覆盖在CMOS器件端口各端口表面，亚气压化学气相沉积氧化硅层填充在栅极之间的空间以防止空洞的出现，等离子体增强化学气相沉积氧化硅层用于形成通孔，以连接CMOS器件的各端口与金属互连层。

优选地，在本发明的一实施例中，还包括：在层间介质层的总厚度不变的前提下，对不同层间介质层薄膜下的均匀性进行电性测量得到电性参数进行统计分析得出相对于基准工艺条件的变化趋势。

优选地，在本发明的一实施例中，根据测量得到的实时电性参数与基准工艺条件的电性参数数据对CMOS器件的负偏压温度不稳定性进行评估包括：根据电性参数的变化趋势、所述实时电性参数对CMOS器件的负偏压温度不稳定性进行评估。

优选地，在本发明的一实施例中，如果根测量得到的实时电性参数大于基准工艺条件的电性参数，则判定对CMOS器件的负偏压温度不稳定性评估结果是负面的，否则，判定对CMOS器件的负偏压温度不稳定性评估结果是正面的。