[发明专利]使用聚合物共混物的定向自组装形成具有亚光刻间距的特征的方法

说明书

本发明提供了使用聚合物共混物的定向自组装形成具有亚光刻间距的特征的用于制造半导体器件的方法，其包括：根据光刻工艺在布置在衬底上的光致抗蚀剂层中形成第一特征的第一图案，光刻工艺具有最小可印制尺寸和最小可印制间距；在具有形成于其中的第一图案的光致抗蚀剂层上涂覆附加层；在附加层中形成第二特征的第二图案，第二特征与第一特征同心；以及蚀刻衬底的通过第二图案而暴露的部分。此外，在所提供的方法中，第一特征包括被小于最小可印制特征的尺寸的距离所分隔的几何特征，并且几何特征以小于最小可印制间距的间距布置。

技术领域

本公开涉及一种用于在半导体衬底等中形成以比光刻工艺的最小可印制间距更短的间距布置的特征的方法。

背景技术

光刻法(以下统称为“光刻工艺”)是半导体器件制造中的使能技术(enablingtechnology)。许多市场因素和许多技术因素持续驱动着半导体制造商从一代到下一代去制造具有更小尺寸的特征的器件。如此，半导体器件制造商致力于发展可以用来产生在大小上比光刻工艺的最小可印制尺寸(MPD)更小的特征的工艺。

光刻工艺的MPD是，在给定了在光刻工艺中所使用的光源的焦距、光能、波长和其他参数的光致抗蚀剂层中，能够被分辨的最小尺寸。在形成孔图案的过程中，例如氟化氩(ArF，波长λ＝193 nm) 浸没式光刻工艺的最小可印制尺寸标称上为50 nm。如此，例如直径显著地短于50 nm的圆特征不能在利用了仅ArF浸没式光刻工艺的光致抗蚀剂层中被分辨。尽管直径显著地短于50 nm的特征能够使用超紫外(EUV)(λ＝13.5 nm)光刻工艺来实现，但是不像上述的ArF 浸没式光刻工艺，EUV并不适合于大批量制造。

一种可以用来将特征的尺寸减小到光刻工艺比如ArF浸没式光刻工艺的MPD之下的常规技术是，跟随在对光致抗蚀剂层图案化的第一步骤之后使用定向自组装(DSA)层。DSA层由包括两种不同的聚合物物种即亲水性聚合物和疏水性聚合物的聚合物共混物(polymer-blend)DSA所形成。

在聚合物共混物DSA中，两种聚合物物种中的一种具有对光致抗蚀剂层的亲和性而另一种没有。这种对光致抗蚀剂有差别的亲和性可以被有利地用来触发将各个聚合物物种约束在所期望的区域的自组装工艺。在DSA的情形下，典型地使用DSA层的热处理(或循环) 来激活自组装工艺。

一旦使DSA层经历热循环，对光致抗蚀剂亲和性弱的聚合物物种会远离有光致抗蚀剂的区域而组装，而对光致抗蚀剂层亲和性强的聚合物物种接近光致抗蚀剂而组装。跟随在热循环之后，对光致抗蚀剂亲和性弱的共聚物物种由湿法蚀刻或干法蚀刻工艺去除；在任一种情况下，所使用的蚀刻剂都针对对光致抗蚀剂亲和性强的物种具有高选择性，由此允许对光致抗蚀剂的亲和性弱的物种的选择性去除。

图1A～图1F示出了任意光刻工艺的一个示例，该任意光刻工艺为了获得直径小于该任意光刻工艺的MPD 104的圆特征而带有附加 DSA工艺步骤。图1A示出了其上布置有光致抗蚀剂层102的半导体晶片100的顶视图。沿着对称线R-R’的半导体晶片100的截面视图在图1B中示出。衬底101在半导体晶片100的截面视图中示出。尽管为了方便描述将衬底101假定为半导体材料，但是本领域的普通技术人员将容易理解光致抗蚀剂层102也可以涂覆在布置在衬底101上的层叠体的顶层；这样的层叠体可以是例如电介质层叠体。可选地，光致抗蚀剂层102也可以涂覆在设置在衬底101上的单层。

如图1A所示，在光致抗蚀剂层102内形成图案(为了清楚省略了形成图案的光致抗蚀剂层102的涂覆、曝光和显影的步骤)。特征 103a、103b和103c是沿着对称线R-R’排列的孔，并且它们是直径等于该任意光刻工艺的MPD 104的圆。此外，特征103以该任意光刻工艺的最小可印制间距(MPP)布置(MPP在稍后描述)。