[发明专利]传送电路

说明书

一种传送电路，包含有：一第一晶体管，其具有一源极耦接至该传送电路的一第一参考电压端以及一漏极耦接至该传送电路的一第一输出端；一第二晶体管，其具有一源极耦接至该第一晶体管的一栅极，以及一漏极耦接至该传送电路的该第一输出端；以及一第三晶体管，其具有一漏极耦接至该传送电路的该第一输出端，一源极耦接至该传送电路的一第二参考电压端，以及一栅极以接收一第一传送输入信号；其中该第一、第二晶体管为第一型晶体管，以及该第三晶体管为不同于第一型晶体管的第二型晶体管。

技术领域

本发明所公开的实施例涉及电路设计技术领域，特别涉及一种具有漏电防止功能的传送电路。

背景技术

当信号传输线路(例如高解析度多媒体接口(High Definition MultimediaInterface,HDMI)传输线)两端的传送端(例如笔记本电脑或电脑的高解析度多媒体接口的前端传送电路)和接收端(例如屏幕或电视的高解析度多媒体接口的前端接收电路)操作于某些特殊的状况下，例如接收端的开机(即上电)时间早于传送端，则有可能会因为电路设计不良，使得从接收端产生一条漏电路径到传送端，而导致漏电流流经此一路径。一旦长时间处于这样的状态，除了耗电以外，亦可能因为电极迁移(electrode migration)造成电路的损毁。

图1是一传送端10和一接收端11相连接时的电路图。其中传送端10是采用现有的设计架构。当接收端11的一电源V_DDRX已上电，但传送端10的电源V_DDTX尚未上电，则经过一段时间后，电源V_DDTX会接近0伏特。又，控制信号V_A的逻辑值是由一逻辑电路102来决定，其中两输入(V_K和VQ)的反及闸(NAND gate)晶体管18、19也会导通，未上电的电源V_DDTX因而将一控制电压V_A慢慢拉往0伏特，造成原本应该被关闭的晶体管14、15导通。一般来说，电阻R₁、R₂以及晶体管14、15的等效电阻值都不大，所以从接收端11的电源V_DDRX到传送端10电源V_DDTX所形成的路径为低阻抗。依据欧姆定律，传送端10会从接收端11抽取大电流，造成接收端11漏电流。因此，需要一种新颖的设计来改善在此一特殊状况下的漏电问题。

发明内容

根据本发明的实施例，公开一种具有漏电防止功能的传送电路以解决上述问题。

依据本发明的一实施例，提出一种传送电路，包含有：一第一晶体管，其具有一源极耦接至该传送电路的一第一参考电压端以及一漏极耦接至该传送电路的一第一输出端；一第二晶体管，其具有一源极耦接至该第一晶体管的一栅极，以及一漏极耦接至该传送电路的该第一输出端；以及一第三晶体管，其具有一漏极耦接至该传送电路的该第一输出端，一源极耦接至该传送电路的一第二参考电压端，以及一栅极以接收一第一传送输入信号；其中该第一、第二晶体管为第一型晶体管，以及该第三晶体管为不同于第一型晶体管的第二型晶体管。

依据本发明的另一实施例，提出一种传送电路，包含有：一第一晶体管，其具有一源极耦接至该传送电路的一第一参考电压端以及一漏极耦接至该传送电路的一第一输出端；一第一电流源，耦接于该第一晶体管的一栅极以及该传送电路的一第二参考电压端之间；以及一第二晶体管，其具有一漏极耦接至该传送电路的该第一输出端，一源极耦接至该传送电路的该第二参考电压端，以及一栅极以接收一第一传送输入信号；其中该第一晶体管为第一型晶体管，以及该第二晶体管为不同于第一型晶体管的第二型晶体管。

本发明主要的精神在于针对现有的前端传送电路，也就是传送端10，来进行改良，以避免现有技术中的漏电问题。

附图说明

图1是一传送端和一接收端相连接时的电路图。

图2为本发明具漏电防止功能的传送电路的第一示范性实施例的电路示意图。