[发明专利]频率检测装置

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种频率检测装置。

背景技术

对于大部分数字电路和数模混合电路，往往需要外部提供一个或多个具有一定频率的周期信号。周期信号的频率影响着整个电路的工作状态，频率过低或者过高都可能导致整个电路不能正常工作。为保证整个电路可靠地工作，通常需要对周期信号的频率进行检测，判断周期信号的频率是否在预定频率范围之内。

现有技术中，通常采用数字频率检测器检测周期信号的频率。采用数字频率检测器检测周期信号的频率时，是将待检测的周期信号与频率已知的参考时钟进行比较。采用数字频率检测器检测周期信号的频率较为简单，但是需要较长的时间才能完成检测，检测时间是参考时钟周期的好几倍。具体地，数字频率检测器的检测时间根据Tc＝[Tmax÷(Tmax-Tmin)-0.5]×Tmax确定，其中，Tc为数字频率检测器输出比较结果的最大时间，Tmax为待检测的周期信号和参考时钟中频率较小者的周期，Tmax为待检测的周期信号和参考时钟中频率较大者的周期。

发明内容

本发明解决的是检测周期信号的频率时间过长的问题。

为解决上述问题，本发明提供一种频率检测装置，包括：

二分频电路，适于对待检测的周期信号进行二分频处理以产生分频信号；

延时电路，适于对所述分频信号进行延时处理以产生延时信号；

充放电电路，适于在所述延时信号为第一电平时对所述充放电电路的输出端进行充电或放电，在所述延时信号为第二电平且所述分频信号为所述第一电平时对所述充放电电路的输出端进行复位；

比较电路，适于在所述延时信号为所述第二电平时比较第一基准电压和所述充放电电路的输出电压以产生第一比较信号、比较第二基准电压和所述充放电电路的输出电压以产生第二比较信号，所述第一基准电压大于所述第二基准电压；

RS锁存器，适于对所述第一比较信号和所述第二比较信号进行锁存处理。

可选的，所述第一电平为高电平，所述第二电平为低电平。

可选的，所述充放电电路包括第一非门电路、与门电路、充电电流源、PMOS晶体管、NMOS晶体管以及储能电容；

所述第一非门电路的输入端适于接收所述延时信号，所述第一非门电路的输出端连接所述与门电路的第一输入端和所述PMOS晶体管的栅极；

所述与门电路的第二输入端适于输入所述分频信号，所述与门电路的输出端连接所述NMOS晶体管的栅极；

所述充电电流源的第一端适于输入电源电压，所述充电电流源的第二端连接所述PMOS晶体管的源极；

所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极和所述储能电容的第一端并作为所述充放电电路的输出端；

所述NMOS晶体管的源极和所述储能电容的第二端适于输入参考电位。

可选的，所述充放电电路包括第一非门电路、与非门电路、放电电流源、PMOS晶体管、NMOS晶体管以及储能电容；

所述第一非门电路的输入端连接所述NMOS晶体管的栅极并适于接收所述延时信号，所述第一非门电路的输出端连接所述与非门电路的第一输入端；

所述与非门电路的第二输入端适于接收所述分频信号，所述与非门电路的输出端连接所述PMOS晶体管的栅极；

所述PMOS晶体管的源极适于输入电源电压，所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极和所述储能电容的第一端并作为所述充放电电路的输出端；

所述NMOS晶体管的源极连接所述放电电流源的第一端；

所述放电电流源的第二端和所述储能电容的第二端适于输入参考电位。

可选的，所述参考电位为地电位。

可选的，所述比较电路包括第一电压比较器和第二电压比较器；

所述第一电压比较器的同相输入端适于输入所述第一基准电压，所述第一电压比较器的反相输入端连接所述充放电电路的输出端和所述第二电压比较器的同相输入端，所述第一电压比较器的使能端连接所述第二电压比较器的使能端并适于接收所述延时信号，所述第一电压比较器的输出端适于输出所述第一比较信号；

所述第二电压比较器的反相输入端适于输入所述第二基准电压，所述第二电压比较器的输出端适于输出所述第二比较信号。

可选的，所述RS锁存器包括第一或非门电路、第二或非门电路、第二非门电路以及第三非门电路；