[发明专利]一种嵌入式PROM测试系统及实现方法

说明书

技术领域

本发明属于航天遥感器技术领域，涉及应用于航天相机电子学中地面部分的一种嵌入式PROM测试系统及实现方法。

背景技术

随着航天技术的进步以及航天应用的进一步展开，航天实时传输型遥感相机电子学的任务日益复杂。在相机电子学中，因为需要存储大量数据，PROM器件得到了广泛使用。但是，目前对PROM等基础器件与FPGA接口硬件的测试仍依赖于用VHDL/Verilog等硬件语言编写时序测试接口，这种开发方法较复杂，而且开发周期长，验证效率低。而且，在航天领域，对工程的高效性和易用性，器件的稳定性和可靠性都做了更高的要求。随着验证在整个系统开发中占用的人力资源与时间资源越来越大，其效率和可重用性却非常低，因此，发展高效的硬件验证技术已经成为提高搭建硬件平台效率的关键之一。同时，面对日趋激烈的航天竞争，更需要大力发展可靠、易用、高效的测试技术。由于嵌入式开发技术使系统集成度更高，功能更强，具有更高的可靠性以及更低的系统功耗，因此，嵌入式系统设计是航天控制电子系统发展的一个重要方向。

发明内容

本发明的目的是要解决背景技术中用FPGA进行PROM的接口测试时可靠性差、开发周期长、可重用性差等问题，为了解决上述问题，本发明通过自定义接口完成了对PROM数据的读取，通过软核代码、硬核代码分开设计的方式简化了验证模块编写中的底层设计细节问题，从而以嵌入式方式实现了PROM的测试接口，得到一种高可靠性、高性能的接口测试方法。

本发明的上述目的是通过如下技术方案予以实现的：

一种嵌入式PROM测试系统，包括上位机、测试FPGA、自定义接口模块以及存储单元，其中：上位机内包括软核开发模块、硬核开发模块、代码合并模块和上位机控制模块；测试FPGA包括自定义接口模块、资源调用模块、时钟生成模块、信号接口模块和测试模块；其中：

软核开发模块：编写测试程序，生成被测PROM的测试数据，生成软核代码；

硬核开发模块：按照测试FPGA内的信号接口模块、测试模块、自定义接口模块、资源调用模块和时钟生成模块的功能生成硬核代码；

代码合并模块：用于将软核开发模块生成的软核代码和硬核开发模块生成的硬核代码总合为一个可下载、调试的代码文件，这个代码文件通过USB接口传给测试FPGA内的信号接口模块。这个代码文件能够被其它系统工程调用，提高了测试方法的通用性；

上位机控制模块：通过RS232接口向测试FPGA发送配置和调试指令，接收配置和测试结果并显示；

自定义接口模块：接收资源调用模块传来的PROM的初始配置数据和测试数据，按照PROM接口时序要求控制接口时序，向PROM发送配置数据和测试数据；测试完成后，将返回的测试数据传给测试模块中的测试结果处理模块；

自定义接口模块包括5个通用IO设备接口(GPIO)，分别对应PROM的控制信号CE(片选使能)、OE(输出使能)、RESET(复位信号)、BUSY(状态指示)、DATA(数据信号)和CF(脉冲配置)。通过自定义接口模块进行时序控制，包括：使能接口信号、设置接口初始及末尾电平、通过设置参数控制各接口信号时序；

自定义接口模块按照PROM接口时序要求控制接口时序的过程为：控制OE信号保持低电平至少200ns，保证CE下降沿据第一个CLK信号上升沿的保持时间至少30ns，CE的高电平时间至少250ns，OE的低电平时间至少250ns；OE上升沿据第一个数据到来不能超过25ns，CE下降沿据第一个数据到来不能超过25ns，CF低电平保持时间至少300ns，CF上升沿据第一个数据到来不能超过25ns。

自定义接口模块向PROM发送配置和测试数据的具体过程为：自定义接口模块控制地址寄存器在CF信号的上升沿复位，当被测PROM的BUSY引脚使能时，PROM进入配置状态，从配置存储器的首地址读出配置数据并写入PROM，之后依次将配置存储器的地址加一，重复进行写入操作，直至将配置存储器中的全部配置数据发送完毕；当BUSY引脚为高时，表示该地址配置数据已被写入被测FPGA，地址寄存器停止增加，当前输入数据保存在DATA引脚上；BUSY置低后的第一个时钟上升沿，从DATA引脚输入数据；依次进行，直至数据传输完毕。

资源调用模块：通过数据总线调用存储单元内的数据，并将数据传给自定义接口模块；