[发明专利]像素驱动电路、驱动方法、阵列基板及显示装置

权利要求书

1.一种像素驱动电路，其特征在于，包括：数据线、栅线、第一电源线、第二电源线、参考信号线、发光器件、驱动晶体管、存储电容、复位单元、数据写入单元、补偿单元及发光控制单元；

所述数据线用于提供数据电压；

所述栅线用于提供扫描电压；

所述第一电源线用于提供第一电源电压，所述第二电源线用于提供第二电源电压，所述参考信号线用于提供参考电压；

所述复位单元连接存储电容，用于复位所述存储电容两端的电压为预定信号电压；

所述数据写入单元连接栅线、数据线及所述存储电容的第二端，用于向所述存储电容的第二端写入包括数据电压的信息，

所述补偿单元连接存储电容的第一端和驱动晶体管，用于向存储电容的第一端写入包括驱动晶体管阈值电压的信息以及第一电源电压的信息；

所述发光控制单元连接所述参考信号线、所述存储电容的第二端、驱动晶体管和所述发光器件，用于向所述存储电容的第二端写入所述参考电压；

所述存储电容的第一端连接驱动晶体管的栅极，用于将包括数据电压的信息转写至驱动晶体管的栅极；

所述驱动晶体管连接第一电源线，所述发光器件连接第二电源线，所述驱动晶体管用于驱动发光器件发光。

2.如权利要求1所述的像素驱动电路，其特征在于，所述复位单元还与所述第一电源线连接，所述复位单元包括：复位控制线、复位信号线、第一晶体管和第二晶体管，所述第一晶体管的栅极连接所述复位控制线、源极连接所述复位信号线、漏极连接所述存储电容的第一端，所述第一晶体管用于将复位信号线电压写入所述存储电容的第一端；所述第二晶体管的栅极连接所述复位控制线、源极连接所述第一电源线、漏极连接所述存储电容的第二端，所述第二晶体管用于将第一电源电压写入所述存储电容的第二端。

3.如权利要求2所述的像素驱动电路，其特征在于，所述第一晶体管和第二晶体管均为P型晶体管。

4.如权利要求1所述的像素驱动电路，其特征在于，所述数据写入单元包括：第四晶体管，所述第四晶体管的栅极连接所述栅线、源极连接所述数据线、漏极连接所述存储电容的第二端，所述第四晶体管用于将所述数据电压写入存储电容的第二端。

5.如权利要求4所述的像素驱动电路，其特征在于，所述第四晶体管为P型晶体管。

6.如权利要求1所述的像素驱动电路，其特征在于，所述补偿单元还与所述栅线连接，所述补偿单元包括：第三晶体管，所述第三晶体管的栅极连接所述栅线、源极连接所述存储电容的第一端、漏极连接所述驱动晶体管的漏极，所述第三晶体管用于将包括驱动晶体管的阈值电压信息以及第一电源电压的信息写入所述存储电容的第一端。

7.如权利要求6所述的像素驱动电路，其特征在于，所述第三晶体管为P型晶体管。

8.如权利要求1～7中任一项所述的像素驱动电路，其特征在于，所述发光控制单元包括：发光控制线、第五晶体管和第六晶体管；所述第五晶体管的栅极连接所述发光控制线、源极连接所述参考信号线、漏极连接所述存储电容的第二端，所述第五晶体管用于将所述参考电压写入存储电容的第二端，并由存储电容转写至驱动晶体管栅极；所述第六晶体管的栅极连接所述发光控制线、源极连接所述发光器件的第一端、漏极连接所述驱动晶体管的漏极，所述第六晶体管用于控制发光器件发光，所述驱动晶体管用于在发光控制单元的控制下驱动发光器件发光。

9.如权利要求8所述的像素驱动电路，其特征在于，所述驱动晶体管、所述第五晶体管和第六晶体管均为P型晶体管。

10.如权利要求1所述的像素驱动电路，其特征在于，所述参考信号线和所述第一电源线平行设置。

11.如权利要求10所述的像素驱动电路，其特征在于，所述第一电源线的宽度大于所述参考信号线的宽度。

12.如权利要求2所述像素驱动电路，其特征在于，所述复位信号线和所述第一电源线平行设置。

13.如权利要求12所述像素驱动电路，其特征在于，所述第一电源线的宽度大于所述复位信号线的宽度。