[发明专利]为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持有效
申请号: | 201410350006.1 | 申请日: | 2010-09-16 |
公开(公告)号: | CN104123242B | 公开(公告)日: | 2017-08-08 |
发明(设计)人: | G.N.钦亚;H.王;D.A.马泰库蒂;J.D.科林斯;E.舒赫曼;J.P.赫尔德;A.V.巴特;P.塞蒂;S.F.瓦利 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/1027 | 分类号: | G06F12/1027 |
代理公司: | 中国专利代理(香港)有限公司72001 | 代理人: | 朱海煜,汤春龙 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 本地 远程 物理 存储器 之间 共享 虚拟 提供 硬件 支持 | ||
1.一种用于支持共享虚拟存储器的处理器,包括:
第一核心,包括取指令单元、指令解码单元、第一存储器管理单元MMU和至少一个执行单元,第一MMU包括存储虚拟地址到物理地址转换的多个条目;以及
加速器,与第一核心耦合并包括第二MMU,第二MMU包括存储虚拟地址到物理地址转换的多个条目,其中,第一MMU的各条目包括存储指明对应条目的存储单元是存在于与所述处理器耦合的第一存储器中还是存在于与所述加速器耦合的第二存储器中的第一指示符的存储单元字段,其中,所述处理器执行处理程序以将对于第二存储器中的存储单元的存储器请求转换成直接存储器存取DMA事务来与第二存储器通信。
2.如权利要求1所述的处理器,其中,第一MMU的各条目还包括存储所述加速器的标识符的标识符字段和存储所述处理器对第二存储器的所述存储单元的存取次数的计数的计数器。
3.如权利要求1所述的处理器,其中,第一存储器是系统存储器。
4.如权利要求3所述的处理器,其中,所述系统存储器和第二存储器包括单个虚拟地址空间。
5.如权利要求1所述的处理器,其中,当第一MMU的条目指明所述存储单元存在于第二存储器中时,所述处理器经由与第一核心和所述加速器耦合的非相干互连的协议将存储器请求隧道传输到所述加速器。
6.如权利要求1所述的处理器,其中,响应第二MMU上的页面错误,所述加速器请求所述处理器解析所述页面错误。
7.如权利要求6所述的处理器,其中,所述处理器使第一存储器将关联所述页面错误的地址的存储器页面传输给第二存储器,并且使所述存储器页面的转换发送给所述加速器供存储在第二MMU中。
8.如权利要求1所述的处理器,其中,所述处理器使用第一MMU的条目中的信息直接对存在于第二存储器中的存储单元寻址。
9.如权利要求1所述的处理器,其中,所述处理器向所述加速器发出反向代理执行请求,以便使用第一MMU的条目中的信息来存取第二存储器中存储的数据,并且无需使用运行在所述处理器上的用户级应用。
10.一种用于支持共享虚拟存储器的系统,包括:
具有包括第一存储器管理单元MMU的第一核心的处理器,第一MMU包括各用来存储虚拟地址到物理地址转换的多个条目,其中各条目包括存储指明对应条目的存储单元是存在于所述系统存储器中还是存在于第二存储器中的指示符的第一字段以及存储所述处理器对与耦合到所述处理器的第二处理器相关联的第二存储器的存储单元的存取次数的计数的计数器,其中,当条目的计数器达到阈值时,所述处理器将与所述条目相关联的存储单元中存储的数据从第二存储器的所述存储单元移动到与所述处理器耦合的系统存储器的存储单元;
经由链路与所述处理器耦合的第二处理器,第二处理器包括第二MMU;以及
与所述处理器耦合的系统存储器。
11.如权利要求10所述的系统,其中,所述处理器使用第一MMU的条目中的信息直接对存在于第二存储器中的存储单元寻址。
12.如权利要求10所述的系统,其中,所述处理器响应于当所述计数器达到阈值时发生中断,将所述数据从第二存储器的存储单元移动到所述系统存储器的存储单元,而无需涉及运行在所述处理器上的应用。
13.一种用于支持共享虚拟存储器的处理器,包括:
第一核心,包括取指令单元、指令解码单元、第一存储器管理单元MMU,第一MMU包括存储虚拟地址到物理地址转换的多个条目,其中,各条目包括由第一核心对关联与所述处理器耦合的第二处理器的第二存储器的存储单元的访问的次数的计数的计数器,其中,当条目的计数达到阈值时,所述处理器将与所述条目相关联的存储单元中存储的数据从第二存储器的存储单元移动到与所述存储器耦合的系统存储器的存储单元,第一核心进一步包括第一高速缓冲存储器和至少一个执行单元;
互连;
加速器,经由所述互连与第一核心耦合并包括第二MMU,第二MMU包括存储虚拟地址到物理地址转换的多个条目,其中,第一MMU的各条目包括存储指明对应条目的存储单元是存在于与所述处理器耦合的第一存储器中还是存在于与所述加速器耦合的第二存储器中的第一指示符的存储单元字段,其中,所述处理器执行处理程序以将对于第二存储器中的存储单元的存储器请求转换成直接存储器存取DMA事务来与第二存储器通信;
与第一核心和所述加速器耦合的共享高速缓冲存储器;以及
与所述共享高速缓冲存储器耦合的存储控制器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410350006.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于方差的文档分类方法
- 下一篇:一种自动生成测试用例的方法