[发明专利]像素电路及其驱动方法和显示装置

权利要求书

1.一种像素电路，其特征在于，包括：数据电压写模块和两个驱动模块、两个发光模块；其中，数据电压写模块与数据电压线、写控制线以及两个驱动模块相连，用于在同一帧内，根据写控制线的输入先将数据电压线中的第一数据电压写入第一驱动模块，再将数据电压线中的第二数据电压写入第二驱动模块；第一驱动模块与第一发光模块相连，第二驱动模块与第二发光模块相连；且两个驱动模块均与工作电压线、驱动控制线相连，用于在驱动控制线的控制下驱动对应的发光模块发光；

其中，所述数据电压写模块包括第一子数据电压写模块和第二子数据电压写模块，所述第一子数据电压写模块与数据电压线、第一写控制线以及第一驱动模块相连，所述第二子数据电压写模块与数据电压线、第二写控制线以及第二驱动模块相连；

还包括触控检测电路，所述触控检测电路与像素补偿电路共用所述第一写控制线、所述第二写控制线和所述数据电压线，用于获取触控信号；其中所述触控检测电路包括一个电容式触控检测模块和一个光感式触控检测模块；

所述电容式触控检测模块与所述像素补偿电路共用所述第一写控制线和所述数据电压线；所述光感式触控检测模块与所述像素补偿电路共用所述第二写控制线和所述数据电压线；所述电容式触控检测模块和所述光感式触控检测模块共用触控信号读取线；

所述电容式触控检测模块包括第一触控晶体管、第二触控晶体管、第三触控晶体管和第一感测电容，第一触控晶体管的栅极连接重置控制线，源极连接数据电压线，漏极连接第一感测电容的第一端；第二触控晶体管的栅极连接第一感测电容的第一端，源极连接第一感测电容的第二端，漏极连接第三触控晶体管的源极；第三触控晶体管的栅极连接第一写控制线，漏极连接触控信号读取线；第一感测电容的第二端还连接检测驱动电压线。

2.如权利要求1所述的像素电路，其特征在于，每一个子数据电压写模块包括一个写晶体管，所述写晶体管的栅极连接到对应的写控制线，源极连接数据电压线，漏极连接对应的驱动模块。

3.如权利要求2所述的像素电路，其特征在于，每一个驱动模块包括三个驱动晶体管和一个存储电容，其中，第一驱动晶体管的源极连接对应的写晶体管的漏极，栅极和漏极均与第二驱动晶体管的栅极相连；第二驱动晶体管的漏极与第三驱动晶体管的源极相连，源极与工作电压线相连；第三驱动晶体管的栅极与驱动控制线相连，漏极与发光模块相连；所述存储电容的第一端连接所述第二驱动晶体管的栅极，第二端连接所述第二驱动晶体管的源极。

4.如权利要求3所述的像素电路，其特征在于，还包括第一重置晶体管和第二重置晶体管，第一重置晶体管的栅极连接重置控制线，源极连接第一驱动模块的存储电容的第一端，漏极连接重置低电平线；第二重置晶体管的栅极连接重置控制线，源极连接第二驱动模块的存储电容的第一端，漏极连接重置低电平线。

5.如权利要求2所述的像素电路，其特征在于，每一个驱动模块包括四个驱动晶体管和一个存储电容；其中，第一驱动晶体管的栅极连接驱动控制线，源极连接工作电压线，漏极连接第二驱动晶体管的源极；第二驱动晶体管的栅极连接存储电容的第一端，漏极连接第三驱动晶体管的源极；第三驱动晶体管栅极连接驱动控制线，漏极连接发光模块；第四驱动晶体管的源极连接第二驱动晶体管的漏极，漏极连接存储电容的第一端；存储电容的第二端接地；

第一驱动模块的第四驱动晶体管栅极连接第一写控制线，第二驱动模块的第四驱动晶体管栅极连接第二写控制线。

6.如权利要求5所述的像素电路，其特征在于，还包括第一重置晶体管和第二重置晶体管，两个重置晶体管的栅极均连接重置控制线；第一重置晶体管的源极连接第一驱动模块的存储电容的第一端，漏极连接第一驱动模块的存储电容的第二端；第二重置晶体管的源极连接第二驱动模块的存储电容的第一端，漏极连接第二驱动模块的存储电容的第二端。

7.如权利要求6所述的像素电路，其特征在于，所述光感式触控检测模块包括第四触控晶体管、第五触控晶体管、第六触控晶体管，第七触控晶体管和第二感测电容，第四触控晶体管的栅极连接第二写控制线，源极连接数据电压线，漏极连接第二感测电容的第一端；第五触控晶体管的栅极和漏极连接第二感测电容的第一端，源极连接第二感测电容的第二端；第六触控晶体管的栅极连接驱动控制线，源极连接第二感测电容的第二端，漏极连接触控信号读取线；第七触控晶体管的栅极连接重置控制线，源极连接第二感测电容的第一端，漏极接地；其中，所述第五触控晶体管为感光晶体管。