[发明专利]存储器的读取电路、存储装置及存储器的读取方法

说明书

技术领域

本发明涉及存储技术领域，尤其涉及存储器的读取电路、存储装置及存储器的读取方法。

背景技术

闪存(FlashMemory)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器。在闪存中，数据以1和0两种形式存储，分别对应于擦除单元(Erasecell)和编程单元(Programcell)这两种基本的存储器单元。在读取闪存中数据时，需先判断出存储器单元的存储类型是擦除单元还是编程单元，并且在判断存储器单元的存储类型时需要用到敏感放大器(SenseAmplifier，SA)电路。由SA电路组成的阵列通常被称为敏感阵列(SenseArray)。SA电路在读取闪存的数据时，需要用到偏置比较信号，因此偏置比较信号必须传送到敏感阵列中所有SA电路。

图1和图2均为现有的存储装置的示意图，如图1和图2所示，现有的存储装置由存储器13和读取电路构成，且读取电路均由敏感阵列11和一个敏感放大器偏置电路12组成，其中，敏感阵列11中的SA电路111有：SA1、SA2……和SAn，其中，n根据需要可以取不同的自然数，n个SA电路111共同组成了敏感阵列11。

如图1所示，所述敏感放大器偏置电路12与敏感阵列11中位于一端(位于首部或尾部)的SA电路111对应设置，且所述敏感放大器偏置电路12产生第一偏置比较信号和第二偏置比较信号，在敏感阵列11中从第一个SA电路(SA1)历经整个敏感阵列11的长度传输到最后一个SA电路(SAn)。这种方式存在一个缺点，即对于远端的SA电路111，例如对于SAn电路,所述偏置比较信号需要经历很长的路径传输才能送到SAn电路，这就大大影响了远端SA电路111所需偏置比较信号的建立时间，进而影响到SA电路111对存储阵列的读取速度。

同理，如图2所示，图2所述的存储装置中存储器的读取电路中，所述敏感放大器偏置电路12与敏感阵列11中位于中间的SA电路111对应设置，且所述敏感放大器偏置电路12分别朝向首部方向和朝向尾部方向发送偏置比较信号。虽然对于远端SA电路111，例如对于SA1电路和SAn电路来说，偏置比较信号的传输路径相比于图1所示读取电路中的传输路径已经大大缩短，但是传输路径仍然较长，传输延时仍然较大，同样会影响到SA电路111所需的偏置比较信号的建立时间，从而影响到SA电路111对存储阵列的读取速度。

随着市场需求越来越大，对闪存容量的需求也不断提高，SA电路的数量随之越来越多，使得敏感阵列的长度也越来越长，因此现有的存储器的读取电路对存储芯片的读取速度较低。

发明内容

有鉴于此，本发明实施例提供存储器的读取电路、存储装置及存储器的读取方法，以缩短读取电路中SA电路所需的偏置比较信号的建立时间，进而提高对存储器芯片的读取速度。

本发明实施例提供了一种存储器的读取电路，包括：

敏感放大器阵列和多个敏感放大器偏置电路，其中，

所述敏感放大器阵列包括多个敏感放大器电路；

所述敏感放大器偏置电路，用于向所述敏感放大器阵列中与所述敏感放大器偏置电路对应设置的敏感放大器电路发送至少一个偏置比较信号。

进一步地，所述敏感放大器偏置电路分别朝向首部方向和朝向尾部方向发送所述偏置比较信号，且位于首部的所述敏感放大器偏置电路朝向尾部方向发送所述偏置比较信号，位于尾部的所述敏感放大器偏置电路朝向首部方向发送所述偏置比较信号。

进一步地，所述敏感放大器偏置电路等间距设置。

进一步地，当所述偏置比较信号包括第一偏置比较信号和第二偏置比较信号时，第一偏置比较信号为基准电压，第二偏置比较信号为参考信号。

进一步地，所述参考信号为参考电压或参考电流。

再一方面，本发明实施例还提供了一种存储装置，包括：存储器和本发明任意实施例提供的存储器的读取电路。

进一步地，所述存储器为NOR闪存或NAND闪存。

另一方面，本发明实施例还提供的了一种存储器的读取方法，包括：

敏感放大器电路获取存储器中待读取存储单元的电路信号；

所述敏感放大器电路从与所述敏感放大器电路对应设置的敏感放大器偏置电路接收偏置比较信号；

所述敏感放大器电路根据所述电路信号和所述偏置比较信号，读取所述待读取存储单元中的数据。

进一步地，所述敏感放大器偏置电路等间距设置。