[发明专利]半导体衬底、半导体封装结构及其制造方法

权利要求书

1.一种半导体衬底，其包含：

第一介电层，所述第一介电层具有多个开口；

多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述第一表面的面积小于所述第二表面的面积，

所述多个开口显露所述第二表面；

图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及

第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。

2.一种半导体衬底，其包含：

多个接垫，所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述第一表面的面积小于所述第二表面的面积；

图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及

介电层，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面。

3.一种半导体衬底，其包含：

第一介电层，所述第一介电层具有多个开口、上表面以及相对于所述上表面的下表面；

多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述多个接垫的第一表面与所述第一介电层的下表面间的距离相同，所述多个开口显露所述第二表面；

图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及

第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。

4.一种半导体衬底，其包含：

多个接垫，每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面；

图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及

介电层，所述介电层具有下表面，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面，所述多个接垫的第一表面与所述介电层的下表面间的距离相同。

5.一种半导体衬底，其包含：

第一介电层，所述第一介电层具有多个开口；

多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述多个接垫的第一表面和第二表面间的距离为所述接垫的高度，不同接垫的高度差小于预定值，所述多个开口显露所述第二表面；

图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及

第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。

6.一种半导体衬底，其包含：

多个接垫，每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面；

图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及

介电层，所述介电层具有下表面，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面，每一所述多个接垫的第一表面和第二表面间的距离为所述接垫的高度，不同接垫的高度差小于预定值。

7.根据权利要求5或6所述的半导体衬底，其中所述预定值为2μm。

8.一种半导体衬底，其包含：

第一图案化金属层，所述第一图案化金属层具有第一表面和相对于所述第一表面的第二表面；

第一介电层，所述第一介电层具有上表面以及相对于所述上表面的下表面，所述第一介电层位于所述第一图案化金属层上且具有多个开口以显露部分所述第一表面，所述第一图案化金属层被开口显露的第一表面与所述第一介电层的下表面间的距离相同；

第二图案化金属层，所述第二图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述第一图案化金属层的第一表面；以及

第二介电层，所述第二介电层包覆且显露部分所述第二图案化金属层。