[发明专利]电流纹波消除集成电路

权利要求书

1.一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有：

与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载；

与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及

用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，

电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路；

误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大；

低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NMOS管的栅极。

2.如权利要求1所述的集成电路，其特征在于，所述误差放大电路包括误差放大器、积分电阻以及积分电容，其中，

误差放大器，其第一输入端经积分电阻接收经压缩整形的NMOS管漏极电压，第二输入端接收所述参考电压，其输出端产生经放大的误差信号，

积分电容，其一端连接误差放大器第一输入端与积分电阻之间的节点，另一端连接误差放大器的输出端。

3.如权利要求2所述的集成电路，其特征在于，所述电流纹波的频率为100赫兹或120赫兹，所述积分电阻的阻值与积分电容容值的乘积大于0.2。

4.如权利要求1所述的集成电路，其特征在于，所述经压缩整形的NMOS管漏极电压的信号是，以所述参考电压作为平均值而波动的100赫兹或120赫兹电压信号。

5.如权利要求4所述的集成电路，其特征在于，所述电压压缩整形电路包括比较器、加法器以及减法器，其中，

比较器，用于比较所述NMOS管漏极电压与所述参考电压的大小；

加法器，在所述NMOS管漏极电压大于等于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数K1的得数相加，生成所述经压缩整形的NMOS管漏极电压；

减法器，在所述NMOS管漏极电压小于所述参考电压的情况下，将所述参考电压与NMOS管漏极电压除以常数K2的得数相减，生成所述经压缩整形的NMOS管漏极电压；

其中，K1在30至200之间取值，K2在1至10之间取值，并且K1在K2的10倍以上。

6.如权利要求1至5中任一项所述的集成电路，其特征在于，所述集成电路还包括过温保护电路，所述过温保护电路包括温度传感器和处理电路、以及一电阻，所述温度传感器和处理电路连接到所述电阻一端和电压压缩整形电路输入端之间的节点，所述电阻的另一端连接所述NMOS管的漏极。

7.如权利要求1至5中任一项所述的集成电路，其特征在于，所述第三管脚通过一限流电阻连接所述单级APFC恒流DC/DC电路的输出端。

8.一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NPN管；所述集成电路具有：

与所述NPN管的集电极连接的第一管脚，该管脚用于连接所述恒流源负载；

与所述NPN管的发射极连接的第二管脚，该管脚用于接地；以及

用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，

电压压缩整形电路，输入端连接所述NPN管的集电极，用以对其集电极电压进行压缩整形，输出端连接所述误差放大电路；

误差放大电路，接收经压缩整形的NPN管集电极电压，将其与一参考电压之间的误差进行放大；

低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NPN管的基极。