[发明专利]一种可调的非易失性存储器参考单元

说明书

技术领域

本发明涉及一种可调的非易失性存储器参考单元，属于非易失性存储器技术领域。

背景技术

近年来材料物理与电子学科的快速发展，促使新型非易失存储器技术，比如自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory，STT-MRAM)，相变随机存储器(Phase Change Random Access Memory，PCRAM)和氧化物电阻性随机存储器(Oxide Resistive Random Access Memory，OxRRAM)等不断涌现。典型的非易失性存储器的存储单元由一个非易失性存储器件R_X，如磁性隧道结(Magnetic Tunneling Junction，MTJ)或忆阻器(Memristor)等，和一个N型金属氧化物半导体(N-Metal Oxide Semiconductor，NMOS)晶体管串联组成，如附图1所示。其中R_X有低电阻态(电阻值记为R_L)和高电阻态(电阻值记为R_H)两种电阻态。因此，一个R_X可用于存储一比特二进制数据信息，而存储单元中的NMOS晶体管用于对存储单元进行访问控制。

非易失性存储器的读取操作基本分为两种：第一种是给存储单元和一个参考单元(电阻记为R_ref)施加相同的电压，用电流比较器比较其产生的电流信号，从而判决出目标存储单元的电阻为R_H还是R_L，如附图2所示。第二种是给存储单元和一个参考单元(电阻记为R_ref)施加相同的电流，用电压比较器比较其产生的电压信号，从而判决出目标存储单元的电阻为R_H还是R_L，如附图3所示。理论上，参考单元产生的参考电流I_ref或参考电压V_ref信号应等于存储单元产生的高低两种电流或电压信号的算数平均值，从而提高读取准确性。

由于工艺的不稳定，非易失性存储器的读取可靠性比较差。这主要是因为工艺偏差可能导致非易失性存储器件R_X的高、低两种电阻值R_H和R_L偏离目标值，同时，用于判决比较的参考单元内的R_ref也会偏离目标值。这就导致了读取判决裕量的降低，使读取放大器不能读出正确结果，从而影响到读取的可靠性。常规的外围电路级可靠性设计以及系统级可靠性设计方案，例如纠错编码，冗余修复等，并不能有效的显著提高读取电路对工艺偏差的容忍度。

发明内容

一、发明目的：

针对上述背景中提到的非易失性存储器的读取电路对工艺偏差容忍度低，读取可靠性差的问题，本发明一种可调的非易失性存储器参考单元提供了一种可以校准的参考单元组织方法，通过调节参考单元，使参考信号更接近理论最佳值，从而增大判决裕量，提高读取可靠性。

二、技术方案：

本发明一种可调的非易失性存储器参考单元的技术方案是通过调节参考单元中NMOS晶体管的栅极电压来调节整个参考单元的电阻或电导值。如附图4所示，在调节参考单元之前，参考单元的电阻(电导)分布偏差较大，判决裕量很低，极易产生读取错误。通过调节参考单元的电阻值，可以有效减小参考单元电阻(电导)的分布偏差，增大判决裕量。

本发明一种可调的非易失性存储器参考单元，如图5、图6、图7和图8所示，由两列串联的R_X-NMOS-R_X-NMOS结构并联而成。其中非易失性存储器件M1、M3被配置成低阻态，非易失性存储器件M2、M4被配置成高阻态，或者非易失性存储器件M1、M2被配置成低阻态，非易失性存储器件M3、M4被配置成高阻态，由此可得到高低阻态存储单元电导或电阻的算数平均值。非易失性存储器件M1、M2的顶端连接位线(BL)，NMOS晶体管N3、N4源极连接源极线(SL)，NMOS晶体管N1、N2的栅极连接字线(WL)。在第一种设计方案中，NMOS晶体管N3、N4的栅极共同连接可调字线(WL_A)，为粗校准设计，如图5和图7所示。在第二种设计方案中，NMOS晶体管N3、N4的栅极分别连接可调字线1(WL_A1)和可调字线2(WL_A2)，为精校准设计，如图6和图8所示。