[发明专利]一种磁逻辑器件的并联编程电路

说明书

技术领域

本发明涉及一种磁逻辑器件的并联编程电路，属于磁性非易失性逻辑技术领域。

背景技术

磁隧道结MTJ(Magnetic Tunnel Junction)，如附图1所示，除了可作为磁性存储器的核心存储单元，还可以应用于逻辑电路，即磁逻辑。在逻辑电路中引入非易失性的MTJ后，能实现更低的待机功耗和工作状态下更低的动态功耗。

触发器FF(Flip-Flop)是时序逻辑电路的基本单元，其功耗对片上系统SoC(System on Chip)的功耗有很大影响。而具有非易失性的磁触发器MFF(Magnetic Flip-Flop)被认为是解决SoC高静态功耗的有效解决方案。

如附图2所示，MFF中的MTJ具有两种电阻状态，即高电阻状态R_AP(MTJ中固定层与自由层的磁化方向相反)和低电阻状态R_P(MTJ中固定层与自由层的磁化方向相同)。在对MTJ进行编程的时候，可以在MTJ的顶端电极与底端电极两端加一个足够大的双向电流，通过自旋转移矩STT(Spin Transfer Torque)效应来改变自由层的磁化方向，使MTJ可以在两种电阻状态之间进行切换。更具体地，当电流从固定层流向自由层，则促使自由层的磁化方向反平行于固定层，表现为高电阻状态；反之当电流从自由层流向固定层，则促使自由层的磁化方向平行于固定层，表现为低电阻状态。

传统的MFF写入方法如附图3所示，两个MTJ(M1和M2)相互串联，被同时写入数据。可规定当M1为高(低)阻态且M2为低(高)阻态时，此M1和M2组成的“MTJ对”表示逻辑值1(0)，反之亦可。如果要对此MFF写入逻辑值1，则将开关S1和S4断开，S2和S3闭合，电流从Vdd经S2、M2的自由层、M2的固定层、M1的固定层、M1的自由层以及S3到地Gnd。如此，M1为高阻态，M2为低阻态，由M1和M2组成的“MTJ对”表示逻辑1。相反地，如果要对此MFF写入逻辑值0，则将开关S1和S4闭合，S2和S3断开，电流从Vdd经S1、M1的自由层、M1的固定层、M2的固定层、M2的自由层以及S4到地Gnd。如此，M1为低阻态，M2为高阻态，由M1和M2组成的“MTJ对”表示逻辑0。此种写入方法随着工艺节点的不断微缩及MTJ电阻值的增大，写入可靠性严重降低。换言之，写入通路上与MTJ串联的MOS晶体管分压不足，使得MOS晶体管很难进入饱和区，限制了写入电流的大小，导致MTJ不能正确翻转的概率大大增加。

提高工作电压可以在一定程度上提高写入可靠性，但此方法会增加写入功耗。同时，过大的工作电压对核心器件的稳定性也有不利影响。

此外，也可以用两套写入电路分别对两个MTJ进行编程，此方法的缺点是两套写入电路所占面积增大，降低了集成度，增加了成本。

发明内容

一、发明目的：

针对上述背景中提到的磁触发器MFF传统串联写入方法面临的写入可靠性过低的问题，本发明一种磁逻辑器件的并联编程电路提出了一种新的并联编程方法。在增加写入可靠性的同时，保持低能耗和高集成度。

二、技术方案：

本发明一种磁逻辑器件的并联编程电路的技术方案如附图4所示，磁触发器MFF中的两个磁隧道结M1和M2的两端电极交叉连接，两条交叉通路中的一路接有一个开关S5。同时MTJ的上下两端分别与一个开关串接。通过控制四个开关S1、S2、S3、S4的断开与闭合来控制编程电流流经各MTJ的方向。

所述开关S1、S2、S3、S4和S5可以是NMOS晶体管、PMOS晶体管、双MOS晶体管传输门(Transmission Gate)或由MOS晶体管构成的其它任何形式的开关结构。

所述开关S5可以位于M1自由层与M2固定层之间的通路上，也可以位于M1固定层与M2自由层之间的通路上，或者两条支路上都有一个开关。

所述磁触发器MFF中的磁隧道结MTJ即可为垂直磁场各向异性磁隧道结PMA-MTJ(Perpendicular Magnetic Anisotropy MTJ)，也可为面内磁场各向异性磁隧道结In-plane-MTJ(In-plane Magnetic Anisotropy MTJ)。