[发明专利]具改善阈值电压表现的取代金属栅极的集成电路及其制法

说明书

技术领域

本案涉及集成电路及制造集成电路的方法，尤指涉及具有改善的阈值电压表现的取代金属栅极的集成电路及其制造方法。

背景技术

例如为金氧半场效电晶体(metal oxide semiconductor field effect transistor，MOSFET)、或单纯的场效电晶体(field effect transistor，FET)或金氧半电晶体(MOS transistor)的电晶体为绝大多数半导体集成电路(integrated circuit，IC)的重要组件。场效电晶体包括源极及漏极区域，于其间，电流能在偏压的影响下流经通道，该偏压施加于覆盖在该通道上的栅极电极。某些半导体集成电路，例如高表现微处理器，能包括数百万个场效电晶体。对于此种半导体集成电路而言，减小电晶体尺寸及增加电晶体密度在半导体制造产业中在传统上一直是高优先性。然而，即使电晶体的尺寸减小，仍然必须维持电晶体的表现。

鳍式场效电晶体(FinFET)是一种目标为减小电晶体尺寸又同时维持电晶体表现的电晶体。如图1所示，鳍式场效电晶体200为非平面、三维的电晶体，其部份形成为从半导体基板214向上延伸的薄形鳍片212。为简化说明，图1仅绘示一个栅极216及两个鳍片212，但通常集成电路能具有数千个鳍片及栅极。该半导体基板可为块体硅晶圆(bulk silicon wafer)，鳍片结构从该块体硅晶圆生成，或者，该半导体基板可为设置于支撑基板上的绝缘体上硅晶圆(silicon-on-insulator wafer,SOI wafer)。该绝缘体上硅晶圆包括硅氧化物层及覆于该硅氧化物层上的含硅材料层。鳍片结构从该含硅材料层形成。该鳍片结构通常是使用传统的光微影(photolithographic)或非等向性(anisotropic)蚀刻工艺形成(例如，反应性离子蚀刻(reactive ion etching，RIE)或相似者)。垂直栅极216设置于鳍片上方，使得鳍片的两个垂直侧壁218形成电晶体的通道。

取代金属栅极(Replacement metal gate，RMG)处理通常在鳍式电晶体形成期间使用。图2至图5绘示使用取代金属栅极工艺形成具有P型通道场效电晶体(PFET)12及N型通道场效电晶体(NFET)14的集成电路10的一部分的一种习知方法。根据图2，介电材料层16覆于半导体材料18上。该半导体材料为非平面电晶体例如鳍式电晶体的鳍片结构。该介电材料层例如为硅氧化物。对应于PFET12的第一凹槽20以及对应于NFET14的第二凹槽22形成于介电材料层16中。栅极介电层24沉积于该些凹槽中。第一阻障材料层或其组合26沉积覆于该栅极介电层24上，而第二阻障材料层或其组合28沉积覆于该第一阻障材料层或其组合26上。该第一阻障材料层或其组合26可以例如为覆于钛氮化物上的钽氮化物，而该第二阻障材料层或其组合28可以例如为钛氮化物。掩模材料30沉积覆于该第二阻障材料层或其组合28上，而光阻32形成覆于该掩模材料30上。

参考图3，光阻被图案化且掩模材料30被对应地蚀刻成覆盖凹槽20中的第二阻障材料层28的一部份。接着，第二阻障材料层28从凹槽22以及凹槽20的一部分被蚀刻掉。参考图4，光阻32和掩模材料30被移除，然后功函数材料34被共形地沉积在凹槽20和22内。功函数材料例如钛铝(TiAl)。额外的TiN层(未图示)沉积覆于功函数材料上，然后沉积例如钨的栅极电极材料36。接着，如图5所示，执行凹陷蚀刻以使栅极电极材料36凹陷于凹槽20和22内。

RMG的传统工艺造成难以填充的高长宽比的凹槽。如图5所示，钨的沉积通常会造成钨栅极电极内的孔洞。若栅极电极内出现孔洞，回蚀(etch back)该栅极电极以移除该孔洞会造成移除掉比期望还多的栅极电极。接着，这种移除孔洞的钨的回蚀会造成栅极电极高度变化。此外，传统工艺会留下栅极介电质「桁条(stringer)」40。这些桁条在此阶段不能被移除，因为若栅极介电质是铪氧化物或类似的高k介电常数材料(通常如此)，则湿蚀刻无法有效移除这些桁条且干等离子蚀刻这些栅极介电质桁条会损坏NFET14的钛氮化物及钽氮化物层。这些缺点被视为不利于阈值电压表现。

因此，期望提供具有改善的阈值电压表现的取代金属栅极的集成电路制造方法。期望提供具有改善的阈值电压表现的取代金属栅极的集成电路。再者，从后述的实施方式以及所附权利要求书搭配随附图式以及此背景技术，其他的期望特征和特性将变得明显。

发明内容