[发明专利]一种自补偿背封半导体衬底的制备方法有效

专利信息
申请号: 201410336664.5 申请日: 2014-07-15
公开(公告)号: CN104112653B 公开(公告)日: 2017-04-12
发明(设计)人: 周源 申请(专利权)人: 北京燕东微电子有限公司
主分类号: H01L21/223 分类号: H01L21/223
代理公司: 北京正理专利代理有限公司11257 代理人: 张雪梅,毛唯鸣
地址: 100015 北京市朝阳区东直门*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 补偿 半导体 衬底 制备 方法
【说明书】:

技术领域

发明涉及半导体微电子技术领域,具体地说,本发明涉及硅基半导体器件和集成电路的制造方法。

背景技术

随着硅基半导体技术的发展,具有特定功能的分立器件、集成电路芯片和MOS器件等半导体器件的种类越来越多。各类器件对衬底及外延层的厚度和浓度的要求越来越高。例如一些特殊器件需要在重掺杂衬底例如电阻率小于0.01Ω·cm的P型或N型衬底上加工轻掺杂反型外延层。众所周知,在重掺杂衬底上生长电阻率高而且均匀性好的相同导电类型外延层是有一定难度的,若生长相反导电类型的外延层,其难度则更高。此时若使用常规的常压外延制作方法,外延生长时的高温会使重掺杂衬底中的活泼杂质离子,如硼、磷,从该衬底的下表面和侧壁逃逸到轻掺杂的外延生长气氛中,逃逸出的杂质离子可造成局部甚至整体外延生长气氛异常反型,也势必造成所生长的外延层质量失控,最终造成器件的成品率和性能的下降。例如,图1示出现有技术下在重掺杂P型衬底上进行锑注入埋层后,使用常压外延工艺生长轻掺杂N型外延层的SRP测试曲线,受自掺杂效应影响,轻掺杂N型外延层已完全反型成为P型。

在使用常压外延来生长轻掺杂外延层的情况下,如果既未对重掺杂衬底片做任何处理,又未使用特殊外延工艺,即使单片加工,上述自掺杂效应和衬底的边缘效应将会导致外延气氛失控并进而导致所生长的外延层质量失控。生长轻掺杂反型外延时甚至会出现外延气氛被衬底析出的杂质反型,导致衬底边缘或整个衬底生长成同型外延的情况。

本领域技术人员通常只能采用不活泼杂质类型的衬底或采用复杂的外延生长方法来解决上述问题。不活泼杂质类型的衬底,N型可以选择锑衬底(Sb-Sub),但其电阻率一般很难做到小于0.01Ω·cm,无法满足部分器件对衬底电阻率的要求。P型杂质则几乎没有可选择的余地,只能使用硼(B)。由于硼(B)属于活泼的杂质类型,当使用硼衬底(B-Sub)时,上述自掺杂现象将极难控制。

已知一些复杂的外延方法,包括如预通工艺和包硅吸杂工艺等的方法来解决上述技术问题。下面以在P型重掺杂衬底上生长N型轻掺杂外延层为例,具体描述现有的外延生长方法。

在外延反应器腔室温度达到1000~1150℃时,通入流量为10~30L/min的HCl气体,对腔室和基座进行气体腐蚀,以降低气体腐蚀杂质在外延反应器内的浓度。排除该气体腐蚀反应气体后,在反应腔室和基座上淀积1~10μm的本征硅层。该本征硅层将用于吸收在随后外延生长过程中从衬底析出的高浓度杂质离子。随后通过在P型重掺杂衬底的表面和边缘生长第一外延薄层,该第一外延薄层为本征的或为与N型的外延层一致的高浓度外延层,对衬底表面和边缘进行包封。控制该第一薄层的生长温度为1100~1150℃、生长速率为0.5~2μm/min,以期达到理想的包封效果。随后可在得到的第一外延薄层上生长N型的第二外延层得到轻掺杂反型外延层,完成外延层的制作。上述工艺方法因为包括了对反应腔室的腐蚀和淀积本征硅层以及生长第一外延薄层而非常复杂,且可能在得到的结构中引入“Spike”亮点缺陷,影响外延质量,很难实现批量连续生长。

因为上述原因,本领域技术人员普遍放弃使用常压外延生长方法,而采用单片减压气相外延炉进行生长。在减压外延生长中,为了使反应室内成为低压环境,采用利用油扩散泵的真空泵抽取反应室内的气体,且减压外延炉一次只能加工一片,因而这种方法存在设备成本高、效率低和工艺参数难于控制的问题。

因此,需要一种制备工艺简单、可量产、低成本的获得高质量外延层的方法。

发明内容

本发明的目的是提供一种在重掺杂衬底上批量生长具有相反导电类型的轻掺杂外延层的方法,以解决衬底背面自掺杂效应和边缘效应引起轻掺杂外延气氛反型,从而导致片内边缘或整片衬底生长成同型外延层的问题。

为解决上述技术问题,本发明采用下述技术方案:

在衬底加工阶段,在衬底上外延生长外延层前在基片表面制作自补偿背封层。

优选地,使用扩散炉热氧化的工艺方法在具有第一导电类型的重掺杂半导体基片表面,包括正面、背面、侧壁生长均匀厚度的氧化物。本领域技术人员可根据具体需要,选择对基片进行初始氧化得到氧化物的方法或利用在重掺杂基片上加工埋层区后退火时生成的氧化物层,该氧化物层将作为制作补偿层时的掩蔽层。

优选地,所述氧化物层的厚度范围应为

优选地,使用光刻胶掩蔽正面对覆盖有氧化物层的半导体基片进行湿刻蚀,得到基片上表面覆盖有氧化物的基片结构。

优选地,使用配比HF酸或BOE腐蚀液湿法去除位于基片下表面和侧壁的氧化层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京燕东微电子有限公司,未经北京燕东微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410336664.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top