[发明专利]驱动电路以及控制驱动电路的方法

说明书

技术领域

本发明有关于信号驱动机制，尤指一种用于信号传输的驱动电路及其控制方法。

背景技术

传统的串行/解串行(serializer/deserializer，SerDes)架构所采用的驱动电路包含电流式逻辑(current mode logic，CML)驱动器、电压式(voltage mode)驱动器，以及H桥(H-bridge)电流式驱动器(以下称作H桥驱动器)，其包含耦接于差动输出端之间的一个电阻。然而，电流式逻辑驱动器的能量损耗较大。而电压式驱动器则是缺乏设计弹性，故不适合用于传输端均衡器(transmitter equalizer，TX equalizer)设计。H桥驱动器虽具有高于电流式逻辑驱动器的功率效率，但仍低于电压式驱动器的功率效率。

因此，需要一种可同时满足低功耗与高度设计弹性的需求的驱动电路。

发明内容

为了解决上面的技术问题，本发明特提供一种可参照数据逻辑以将参考电压与参考电流耦接于阻抗组件的驱动电路及其控制方法。

依据本发明的一个实施例，其揭示一种驱动电路。驱动电路接收第一数据输入以及至少依据第一数据输入来将输出信号产生至终端组件。驱动电路包含一对差动输出端、第一电流式驱动单元以及电压式驱动单元。该对差动输出端，用以输出输出信号，其中该对差动输出端具有第一输出端以及第二输出端。第一电流式驱动单元耦接于该对差动输出端。第一电流式驱动单元用以产生第一参考电流、依据第一数据输入来将第一参考电流自第一输出端与第二输出端的其中之一输出，以及依据第一数据输入来从第一输出端与第二输出端的其中之另一接收第一参考电流。电压式驱动单元耦接于该对差动输出端。电压式驱动单元用以提供第一参考电压以及不同于第一参考电压的第二参考电压、依据第一数据输入来将第一参考电压耦接于第一输出端与第二输出端的其中之一，以及依据第一数据输入来将第二参考电压耦接于第一输出端与第二输出端的其中之另一。

依据本发明的一个实施例，其揭示一种控制驱动电路的方法。驱动电路接收第一数据输入以及至少依据第一数据输入来将输出信号产生至终端组件。驱动电路包含用来输出输出信号的一对差动输出端，该对差动输出端具有第一输出端以及第二输出端。该方法包含下列步骤：产生第一参考电流；依据第一数据输入来将第一参考电流自第一输出端与第二输出端的其中之一输出，以及依据第一数据输入来从第一输出端与第二输出端的其中之另一接收第一参考电流；提供第一参考电压以及不同于第一参考电压的第二参考电压；以及依据第一数据输入来将第一参考电压耦接于第一输出端与第二输出端的其中之一，以及依据第一数据输入来将第二参考电压耦接于第一输出端与第二输出端的其中之另一。

本发明所提供的驱动电路及控制驱动电路的方法能够同时满足低功耗与高度设计弹性的需求。

附图说明

图1为本发明驱动电路的一个实施例的功能方块示意图。

图2为图1所示的驱动电路的第一实作范例的示意图。

图3显示了图2所示的驱动电路的输出操作的示意图。

图4显示了图2所示的驱动电路的另一输出操作的示意图。

图5为图1所示的驱动电路的第二实作范例的示意图。

图6显示了图5所示的驱动电路的输出操作的示意图。

图7显示了图5所示的驱动电路的另一输出操作的示意图。

图8为图5所示的驱动电路的第一设计变化的示意图。

图9为图5所示的驱动电路的第二设计变化的示意图。

图10为图5所示的驱动电路的第三设计变化的示意图。

图11为图5所示的驱动电路的第四设计变化的示意图。

图12为本发明驱动电路的一个实施例的示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。