[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中半导体结构的形成方法包括：提供衬底，所述衬底内形成有通孔；在所述通孔底部和侧壁表面形成非晶硅层；在所述非晶硅层表面形成阻挡层，且所述阻挡层择优取向晶面(111)；在所述阻挡层表面形成金属层，所述金属层填充满所述通孔，且所述金属层择优取向晶面(111)。本发明在硅通孔底部和侧壁表面形成非晶硅层后，在非晶硅层表面形成择优取向晶面(111)的阻挡层以及金属层，提高金属层的抗电迁移能力，降低金属层的电阻，提高半导体结构的抗电迁移能力，降低半导体结构的RC延迟效应，从而改善半导体结构的电学性能。

技术领域

本发明涉及半导体制作领域技术，特别涉及半导体结构及其形成方法。

背景技术

随着半导体制作技术的飞速发展，为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD：Critical Dimension)越小。

三维集成电路(IC：Integrated Circuit)是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

硅通孔技术(TSV：Trough Silicon Via)是新一代实现三维集成电路互连的技术，是目前热门的关键技术之一。TSV技术使得集成电路中芯片间的信号传递路径更短，因此三维集成电路的运行速度更快，且不存在堆叠芯片数目的限制。

与传统集成电路封装键合的叠加技术不同，TSV技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能，因此，TSV技术也被称为三维(3D)TSV技术。TSV技术的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的二维(2D)互连，降低寄生效应和功耗等。

然而，现有采用TSV技术形成的半导体结构的电学性能有待提高。

发明内容

本发明解决的问题是提高半导体结构中金属层的质量，从而提高半导体结构的电学性能和可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内形成有通孔；在所述通孔底部和侧壁表面形成非晶硅层；在所述非晶硅层表面形成阻挡层，且所述阻挡层择优取向晶面(111)；在所述阻挡层表面形成金属层，所述金属层填充满所述通孔，且所述金属层择优取向晶面(111)。

可选的，所述阻挡层的材料为TiN、TaN或Ta。

可选的，采用化学气相沉积工艺形成所述阻挡层。

可选的，所述阻挡层的材料为TiN时，所述化学气相沉积工艺的工艺参数为：反应气体包括钛源气体、氮源气体以及H₂，其中，钛源气体为TiCl₄，氮源气体为N₂，钛源气体流量为20sccm至200sccm，氮源气体流量为20sccm至200sccm，H₂流量为10sccm至100sccm，反应腔室压强为1托至20托，反应腔室温度为750度至1000度。

可选的，所述阻挡层的厚度为100埃至1000埃。

可选的，采用化学气相沉积工艺形成所述非晶硅层。

可选的，所述化学气相沉积工艺的工艺参数为：反应气体包括硅源气体，所述硅源气体为SiH₄，硅源气体流量为20sccm至50sccm，反应腔室压强为20托至50托，反应腔室温度为400度至500度。

可选的，所述非晶硅层的厚度为100埃至500埃。