[发明专利]一种集成电路、验证方法及产生特征值调整码的方法

权利要求书

1.一种集成电路，包括：

一内建自我测试电路；

一预定特征值，预存于该集成电路中；以及

一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；

其中该内建自我测试电路会对该只读存储器中所储存的内容进行测试而产生一特征值，并将该特征值与该预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误；

其中该内建自我测试特征值调整码中至少有两部分分别储存在该只读存储器中不连续的地址。

2.如权利要求1所述的集成电路，其中该只读存储器中的该内建自我测试特征值调整码只会被该内建自我测试电路所执行，而不会被其他任何电路所读取以进行任何有功能性的操作。

3.如权利要求1所述的集成电路，其中该内建自我测试特征值调整码的位数大于或等于该特征值的位数。

4.如权利要求1所述的集成电路，其中该内建自我测试特征值调整码储存在该只读存储器中连续的地址。

5.如权利要求1所述的集成电路，其中该集成电路设置在一电子装置中，且每当该电子装置开机的时候，该内建自我测试电路均会对该只读存储器中所储存的内容进行测试操作以产生该特征值。

6.一种验证方法，包括：

提供一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；以及

对该只读存储器中所储存的内容进行内建自我测试操作而产生一特征值，并将该特征值与一预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误；

其中该内建自我测试特征值调整码中至少有两部分分别储存在该只读存储器中不连续的地址。

7.如权利要求6所述的验证方法，其中该只读存储器中的该内建自我测试特征值调整码只有在进行内建自我测试操作时被使用，而不会被其他任何电路所读取以进行任何有功能性的操作。

8.如权利要求6所述的验证方法，其中该内建自我测试特征值调整码的位数大于或等于该特征值的位数。

9.如权利要求6所述的验证方法，其中该内建自我测试特征值调整码储存在该只读存储器中连续的地址。

10.如权利要求6所述的验证方法，其中该验证方法由一电子装置所执行，且每当该电子装置开机的时候，该电子装置均会对该只读存储器中所储存的内容进行测试操作以产生该特征值。

11.一种产生一内建自我测试特征值调整码的方法，其由一处理器执行一计算机程序来执行，其中该内建自我测试特征值调整码储存于一只读存储器中，且该方法包括：

根据一预定特征值以及该只读存储器中的有效信息所对应到的特征值，以得到对应于该内建自我测试特征值调整码的特征值，其中对应于该内建自我测试特征值调整码的特征值为N个位元；

使用一内建自我测试电路来分别对N组数位码进行操作，以分别产生N组特征值，其中每一组数位码包含N个位值，其中第K组数位码中只有第K个位值是“1”，而其余的位值均是“0”，K为1～N中的任何值；

将N组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；

将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有N个变量的N条方程式；以及

根据该具有N个变量的N条方程式来解出该N个变量，其中该N个变量作为该内建自我测试特征值调整码。

12.如权利要求11所述的方法，其中当该具有N个变量的N条方程式无法解出该N个变量时，该方法还包括：

(1)使用该内建自我测试电路来分别对(N+M)组数位码进行操作，以分别产生(N+M)组特征值，其中每一组数位码包含(N+M)个位值，其中第K组数位码中只有第K个位值是“1”，而其余的位值均是“0”，K为1～(N+M)中的任何值；

(2)将(N+M)组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；

(3)将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有(N+M)个变量的N条方程式；

(4)根据该具有(N+M)个变量的N条方程式来解出该(N+M)个变量，其中该(N+M)个变量作为该内建自我测试特征值调整码；

(5)当该具有(N+M)个变量的N条方程式无法解出该(N+M)个变量时，将M的数值加上1，并重复步骤(1)～(5)直到解出所有变量以作为该内建自我测试特征值调整码为止。