[发明专利]一种GPU上MapReduce的负载分配和线程结构优化方法

说明书

所属技术领域

本发明涉及嵌入式系统以及数据并发领域，尤其是涉及一种基于GPU上MapReduce的负载分配和线程结构优化方法。

背景技术

各种高性能计算加速器的成功，图形处理单元(GPU)，现场可编程门阵列(FPGA)，以及英特尔Xeon处理器(Intel Xeon Phi)。由于加速器在计算能力、内存带宽、高度并行和能效等方面的优势，从数据中心领域到嵌入式系统领域，这些加速器已经越来越受到重视。然而，在这些平台上编程仍然具有很大的挑战性。开发商必须使用特定加速器的编程语言，例如CUDA，OpenCL和Verilog等。

近年来，上述加速器中，GPU在高性能计算和嵌入式计算领域中获得了很大的成功。由于采用大规模并行架构，GPU线程能够成百上千地并发执行。GPU的计算能力已应用到包括图像处理、电子自动化设计、密码学等在内的众多方法中。

本发明的研究重点是使用MapReduce模型来设计高性能的GPU应用程序。设计GPU上的高性能MapReduce框架并非易事，主要难点在于性能调整和设计参数的选择。在MARS(目前GPU上最先进的MapReduce框架)中，线程结构(例如线程块数、每块的线程数)由占用率确定。占用率定义为GPU上的活动线程数与允许的最大线程数之比。使用占用率为衡量标准，MARS趋向于高度的并行性。然而，最近的一项研究表明，高度的并行可能会获得次优的性能。由于GPU性能取决于单个线程的性能以及多个线程的并行程度，而高并行可能会导致单个线程占用的计算资源较低，从而降低了单个线程的性能，如果高并行产生的性能不足以弥补单个线程所损失的性能，则整体性能就能会降低。此外，并行程度高，还可能会导致严重的资源争用，例如共享cache和内存，从而降低单线程性能和整体性能。

MapReduce通常用于数据密集型应用，处理大量的输入数据。由于受到内存大小的限制，当数据量较大时，MapReduce需要多轮处理，每轮处理一个数据块数据。本发明将负载分配定义为选择最佳的数据块大小来提高性能。数据块大小决定每轮处理的时间和需要处理的总轮数。数据块小可能会使得GPU利用率低，而数据块大则可能会导致资源争用。因此，在GPU中负载分配是非常重要的。然而，MARS框架忽略了负载分配的重要性。

负载分配和线程结构需要协同考虑，才能使得GPU取得最佳性能。当我们将这两方面结合起来时，发现这是一个巨大的设计空间。例如，考虑大小为1TB的数据和一个可以执行多达数千个线程块、每个块1024个线程的现代GPU，假设每个线程都可以处理1KB的数据，则总设计空间包含大约10^7个解决方案。强力搜索(即运行或模拟每个解决方案)最优解是不可能的。同时，我们观察到这样的设计空间其实是非常不规则、不平滑的，所以不太可能会有非常好的性能模型能够直接模拟这种设计空间。

针对这些难点，本发明提出了一种新的方法。该方法能够非常有效而准确地为MapReduce框架找出数据块大小和线程结构两个性能参数。我们观察到，当负载分配固定时，性能与线程结构间的关系可以精确地建模为表面平滑的多项式函数。在此时间函数的基础上，本发明设计一个结合数据块大小和线程结构的分层搜索方法。

发明内容

本发明的目的在于提供一种基于GPU上MapReduce的负载分配和线程结构优化方法。

本发明解决其技术难题所采用的技术方案的步骤如下：

1)heir-archical搜索方法的提出

定义MapReduce框架的输入数据大小为H。由于在GPU有限的内存空间，将H分割(split)为许多块，每次处理一个块。定义数据块大小为D，因此，总共需要次来处理整个数据H。假定只有一个GPU，处理每个块的时间为t_Dt_D，则输入数据H的总处理时间为[H/d]×t_Dt_D。对于一个特定的基于MapReduce框架的应用程序，其线程的负载(数据大小)一般由程序员决定。用d表示每个线程的负载(工作量)，则可以得出D/d＝x×y，其中x和y是线程块的数量和每个块中线程的数量。