[发明专利]一种倍频电路及倍频方法

说明书

技术领域

本发明涉及一种倍频电路及倍频方法。 

背景技术

目前常用的倍频方法是锁相环法，锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图1所示。 

发明内容

本发明的目的在于提供一种倍频电路及倍频方法，该倍频电路电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。 

为实现上述目的，本发明的技术方案是：一种倍频电路，包括一D触发器、一与非门、一二进制计数器、一数模转换芯片、一运放、一比较器、第一至第四电阻、一可变电阻器、第一至第二电容和一二极管；所述D触发器的时钟输入端连接至一脉冲信号输出端，所述D触发器的S端接GND，所述D触发器的R端经第一电阻连接至GND，所述D触发器的正相输出端连接至所述与非门的第一输入端，所述D触发器的反相输出端分别连接至所述D触发器的D端和所述二进制计数器的R端；所述与非门的第二输入端与所述与非门的输出端和所述二进制计数器的时钟信号输入端连接，所述与非门的输出端作为高频脉冲输出端；所述二进制计数器的并行输出端连接至所述数模转换芯片的并行输入端；所述数模转换芯片的ref端接至+12V，所述数模转换芯片的FB端经第二电阻与所述第一电容的一端、所述运放的输出端和第三电阻的一端连接，所述数模转换芯片的第一输出端接GND，所述数模转换芯片的第二输出端与所述第一电容的另一端和所述运放的反相输入端连接，所述运放的正相输入端连接至GND；所述第三电阻的另一端分别连接至所述比较器的正相输入端和第四电阻的一端连接，所述第四电阻的另一端与所述可变电阻器的变阻端和所述第二电容的一端连接，所述第二电容的另一端连接至地；所述可变电阻器的一端连接至+2.5V，所述可变电阻器的另一端连接至GND；所述比较器的的反相输入端连接至GND，所述比较器的输出端经所述二极管连接至所述D触发器的R端。 

在本发明实施例中，所述D触发器为CMOS4013。 

在本发明实施例中，所述与非门为CMOS4011。 

在本发明实施例中，所述二进制计数器为12位二进制计数器，该二进制计数器为CMOS 4040。 

在本发明实施例中，所述数模转换芯片为AD7521。 

在本发明实施例中，所述运放为LF347。 

在本发明实施例中，所述比较器为LF347。 

本发明还提供了一种基于上述倍频电路的倍频方法，包括如下步骤， 

步骤S1：利用D触发器产生与输入脉冲同频的脉冲，并经所述与非门的一个输入引脚，利用信号的传输延迟产生高频脉冲；

步骤S2：通过二进制计数器对步骤S1产生的高频脉冲进行计数，并通过数模转换芯片和运放将该计数值转换为电压模拟量；

步骤S3：将所述步骤S2的电压模拟量通过比较器与倍频设定值相比较；

步骤S4：若电压模拟量比倍频设定值高，则比较器输出端输出高电平，将D触发器复位，使得与非门停止输出高频脉冲，若电压模拟量比倍频设定值低，则与非门继续输出高频脉冲，直到达到倍频设定值。

相较于现有技术，本发明具有以下有益效果：本发明电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。 

附图说明

图1为现有锁相环原理框图。 

图2是本发明的倍频电路原理框图。 

具体实施方式

下面结合附图，对本发明的技术方案进行具体说明。