[发明专利]一种用于COT控制模式开关调整器的定时器电路

说明书

技术领域

本发明涉及电子技术领域，具体的说涉及一种应用于COT控制模式DC-DC变换器的导通时间可调高精度定时器电路。

背景技术

迟滞模式由于其对负载动态响应快，结构简单，不需要环路补偿等优点得到了广泛的应用。但是迟滞模式开关电源的开关频率由输入电压、输出电压、等效输出电阻ESR、电感、输出电容等值决定，只要其中任何一个因素变化，开关频率都会受到影响，对系统产生诸多不利影响。恒定导通时间控制模式(COT)是一种派生于迟滞控制模式的控制电路，其每个周期导通时间保持恒定，通过调节关断时间实现对输入信号的调整。相较于固定关断时间控制模式在轻载下的开关频率增加，导致开关损耗的增加，及系统效率的降低；恒定导通时间控制模式，在轻载下会自动降低系统的开关频率，从而降低系统开关损耗，提升系统效率。因此恒定导通时间控制模式受到了极大的关注，被广泛应用于各种电子设备中。

目前的COT控制电路计时器一般将导通时间设计为固定时间或者与输入电压成反比的时间，如图1所示，V_B为图中NMOS晶体管的栅端电压，I_vin为电流源且电流大小与输入电压VIN成正比，C为电容，V_REF为基准电压，V_TON为比较器的输出电压。当MNOS栅极电压V_B为低电平时，计时器电路开始计时，电流大小与输入电压VIN成正比的充电电流I_vin对电容C进行充电，当电容上的充电电压达到基准电压V_REF时，比较器翻转，计时结束，V_B跳为高电平，电容放电，直到下个周期开始再次对电容充电。但是该电路结构存在几个缺点：(1)目前充电电流在实现与V_in成正比的过程中大多存在近似，影响了导通时间的精度；(2)由于负载电流的变化，输出电压会有相应的变化，此时开关频率会受输出电压波动，从而导致系统EMI难于处理；(3)由于器件的片上集成，电容和电阻的值会受到工艺偏差和温漂特性的影响而减弱计时器的计时精度，特别是在导通时间要求较小的情况下，比较器的传输延时影响程度较大，会引入较大的误差。

发明内容

本发明的目的，就是针对上述COT控制模式下开关频率受输入电压、输出电压和负载电流的影响，造成EMI分散，精度和线性度不够高的问题，提出了一种用于COT控制模式开关调整器的定时器电路。

本发明的技术方案是，一种用于COT控制模式开关调整器的定时器电路，其特征在于，包括依次连接的比例电流产生单元、高精度频率调节单元、电流运算单元和计数器单元；其中，所述比例电流产生单元由PMOS管MP1，三极管Q1、Q2，电阻R1构成；其中，MP1的源极接电源VDD，其栅极和漏极互连，其栅极接MP2的栅极，其漏极接Q1的集电极；Q1的基极接固定偏置电压VB，Q1发射极通过R1接地VSS；MP2的源极接电源VDD，其漏极接Q2的集电极；Q2的发射极接地VSS；

所述高精度频率调节单元由NMOS管MN1、MN9、MN10，第一电流源IR构成；其中，MN9的源极接Q2的基极，其栅极接MP2的漏极，其漏极接MN10的栅极；第一电流源IR的正极接电源VDD，其负极接MN10的漏极；MN10的源极接MN1的漏极；MN1的漏极和栅极互连，其源极接地VSS；

所述电流运算单元由PMOS管MP3、MP4，NMOS管MN2、MN3、MN4，三极管Q3、Q4、Q5、Q6，第二电流源IREF，电阻R3构成；其中，MP3的源极接电源VDD，其栅极接MP2的栅极，其漏极接MN3的栅极、MN4的栅极和Q5的集电极；MN3的漏极接电源VDD，其源极接Q3和Q4的集电极；Q3的发射极接Q5的基极和MN2的漏极，其基极接Q4的基极；Q5的发射极接地VSS；MN2的栅极接MN1的栅极，其源极接地VSS；Q4的发射极接第二电流源IREF的正极；第二电流源IREF的负极接地VSS；MN4的漏极接电源VDD，其源极通过R3接地VSS；MN4的源极与R3的连接点接Q3的基极与Q4的基极的连接点；MP4的源极接电源VDD，其栅极与漏极互连，其漏极接Q6的集电极；Q6的基极接Q4的发射极与第二电流源IREF正极的连接点，其发射极接地VSS；