[发明专利]半导体工艺方法以及半导体结构

说明书

技术领域

本发明涉及半导体器件制造技术领域，特别是涉及一种半导体工艺方法以及半导体结构。

背景技术

随着超大规模集成电路技术的迅速发展，场效应晶体管器件(MOSFET)的尺寸在不断减小，如何改善迁移率以及器件性能(特别是PMOS)成为新工艺开发中最难以解决的问题。源漏端嵌入式锗硅技术(EmbeddingSiGe)能够非常有效地改善空穴的迁移率。载流子的迁移率取决于载流子的有效质量和运动过程中受到的各种机制的散射，降低载流子有效质量或者减小散射几率都可以提高载流子的迁移率。源漏端嵌入式锗硅技术通过在沟道中产生单轴压应力来提高PMOS的空穴迁移率，从而提高它的电流驱动能力。其原理是：通过在硅衬底上刻蚀凹槽，选择性地外延生长锗硅(GeSi)层，因锗硅晶格常数与硅的不匹配，在垂直沟道方向硅晶格受到拉伸产生张应力，沿沟道方向Si晶格受到压缩产生压应力，当施加了适当的应力以后，原子之间的作用力会随之变化，从而使原来简并的能带发生偏移或者分裂，进而可以降低载流子有效质量或者减小散射几率，最终使得载流子的迁移率得到提高。此外，由于锗硅具有较小的电阻率，可提高电流驱动能力。

现有的源漏端嵌入锗硅技术的各步骤相应结构的剖面示意图具体请参考图1a至图1d。

参考图1a，首先提供半导体衬底1000，所述半导体衬底1000上形成有N型场效应管晶体管1100和P型场效应晶体管1200。较佳的，所述N型场效应晶体管和所述P型场效应晶体管之间有浅沟槽隔离结构1300。所述N型场效应晶体管有一栅极1110，所述栅极1110包括栅极氧化层1111以及覆盖栅极氧化层1111的栅极电极1112。所述P型场效应晶体管有一栅极1210，所述栅极1210包括栅极氧化层1211以及覆盖栅极氧化层1211的栅极电极1212。所述半导体衬底1100上有一第一保护层1400。现有技术中，所述半导体衬底1000为硅衬底，所述第一保护层1400为氮化硅。

参考图1b，在所述N型场效应晶体管上形成一光阻1120，刻蚀所述P型场效应晶体管1200的所述第一保护层1400和所述半导体衬底1100，形成漏凹槽1230、源凹槽1240，在所述漏凹槽1230和所述源凹槽1240生长一半导体合金层1250，如图1c所示。现有技术中，所述半导体合金层1250的材料为硅锗合金，采用外延工艺在所述漏凹槽1230和所述源凹槽1240内生长所述半导体合金层1250，所述漏凹槽1230和所述源凹槽1240内通入二氯二氢硅(DCS)、氯化氢(HCl)、四氢化锗(GeH₄,)气体生长所述半导体合金层1250。

参考图1d，去除所述光阻1120,和所述第一保护层1400，形成最终的半导体器件结构1。

然而，现有的源漏端嵌入锗硅技术中存在以下缺陷：在锗硅外延工艺中，由于是选择性外延工艺，锗硅合金很容易在源漏区的硅表面的沟槽中生长，而多晶硅栅极上由于有氮化硅保护层，锗硅很难在其表面成核生长。但是由于氮化硅中有硅原子的自由悬挂键，并且只要这种自由悬挂键浓度高过一定值，锗硅会在氮化硅上生长，给源漏凹槽区锗硅外延以及后续的氮化硅保护层的去除带来了很大的影响。

发明内容

本发明的目的在于，提供半导体工艺方法，可以抑制锗硅合金在多晶硅栅极上的沉积，从而不影响后续氮化硅保护层的去除，改善半导体器件的性能。

为解决上述技术问题，本发明提供的半导体工艺方法，包括：

提供半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；

在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层；

对所述第一保护层进行一离子注入过程和一峰值退火过程，形成第二保护层；

对所述P型场效应晶体管的所述第二保护层和所述半导体衬底进行选择性刻蚀，在所述半导体衬底中形成漏凹槽、源凹槽；

在所述漏凹槽和所述源凹槽中生长一半导体合金层；

去除所述第二保护层。

进一步的，所述半导体衬底为硅衬底。

进一步的，所述第一保护层为氮化硅。

进一步的，所述离子注入过程注入的离子为碳离子，注入浓度为大于等于5E14。

进一步的，所述离子注入过程注入的离子为氮离子，注入浓度为大于等于5E14。

进一步的，所述峰值退火过程采用的退火温度为850℃-1150℃。

进一步的，通入氮气和氦气进行所述峰值退火过程。

进一步的，所述半导体合金层的材料为硅锗合金。